- 您現在的位置：買賣IC網 > PDF目錄2063 > ADAU1401AWBSTZ-RL (Analog Devices Inc)IC AUDIO PROC 28/56BIT 48LQFP PDF資料下載
參數資料
| 型號： | ADAU1401AWBSTZ-RL |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 50/52頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC AUDIO PROC 28/56BIT 48LQFP |
| 標準包裝： | 2,000 |
| 系列： | SigmaDSP® |
| 類型： | 音頻處理器 |
| 應用： | 監(jiān)控器，電視 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-LQFP |
| 供應商設備封裝： | 48-LQFP（7x7） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當前第50頁第51頁第52頁
ADAU1401A
Rev. A | Page 7 of 52
DIGITAL TIMING SPECIFICATIONS
Table 8.
Limit
Parameter1
tMIN
tMAX
Unit
Description
MASTER CLOCK
tMP
36
244
ns
MCLKI period, 512 × fS mode.
tMP
48
366
ns
MCLKI period, 384 × fS mode.
tMP
73
488
ns
MCLKI period, 256 × fS mode.
tMP
291
1953
ns
MCLKI period, 64 × fS mode.
SERIAL PORT
tBIL
40
ns
INPUT_BCLK low pulse width.
tBIH
40
ns
INPUT_BCLK high pulse width.
tLIS
10
ns
INPUT_LRCLK setup; time to INPUT_BCLK rising.
tLIH
10
ns
INPUT_LRCLK hold; time from INPUT_BCLK rising.
tSIS
10
ns
SDATA_INx setup; time to INPUT_BCLK rising.
tSIH
10
ns
SDATA_INx hold; time from INPUT_BCLK rising.
tLOS
10
ns
OUTPUT_LRCLK setup in slave mode.
tLOH
10
ns
OUTPUT_LRCLK hold in slave mode.
tTS
5
ns
OUTPUT_BCLK falling to OUTPUT_LRCLK timing skew.
tSODS
40
ns
SDATA_OUTx delay in slave mode; time from OUTPUT_BCLK falling.
tSODM
40
ns
SDATA_OUTx delay in master mode; time from OUTPUT_BCLK falling.
SPI PORT
fCCLK
6.25
MHz
CCLK frequency.
tCCPL
80
ns
CCLK pulse width low.
tCCPH
80
ns
CCLK pulse width high.
tCLS
0
ns
CLATCH setup; time to CCLK rising.
tCLH
100
ns
CLATCH hold; time from CCLK rising.
tCLPH
80
ns
CLATCH pulse width high.
tCDS
0
ns
CDATA setup; time to CCLK rising.
tCDH
80
ns
CDATA hold; time from CCLK rising.
tCOD
101
ns
COUT delay; time from CCLK falling.
I2C PORT
fSCL
400
kHz
SCL frequency.
tSCLH
0.6
μs
SCL high.
tSCLL
1.3
μs
SCL low.
tSCS
0.6
μs
SCL setup time, relevant for repeated start condition.
tSCH
0.6
μs
SCL hold time. After this period, the first clock is generated.
tDS
100
ns
Data setup time.
tSCR
300
ns
SCL rise time.
tSCF
300
ns
SCL fall time.
tSDR
300
ns
SDA rise time.
tSDF
300
ns
SDA fall time.
tBFT
0.6
Bus-free time; time between stop and start.
MULTIPURPOSE PINS AND RESET
tGRT
50
ns
GPIO rise time.
tGFT
50
ns
GPIO fall time.
tGIL
1.5 × 1/fS
μs
GPIO input latency; time until high/low value is read by core.
tRLPW
20
ns
RESET low pulse width.
1 All timing specifications are given for the default (I2S) states of the serial input port and the serial output port (see Table 66).
相關PDF資料 |
PDF描述 |
|---|---|
| ADAU1401YSTZ-RL | IC AUDIO PROC 28/56BIT 48LQFP |
| ADAU1442YSVZ-3A-RL | IC SIGMADSP 28B 175MHZ 100TQFP |
| ADAU1445YSVZ-3A-RL | IC SIGMADSP 175MHZ 100TQFP |
| ADAU1461WBCPZ-R7 | IC SIGMADSP 24BIT 96KHZ PLL 32 |
| ADAU1513ACPZ-RL7 | IC AMP AUDIO PWR 23W 48LFCSP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADAU1401YSTZ | 功能描述:IC AUDIO PROC 28/56BIT 48LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關文件:STA321 View All Specifications 標準包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應用:數字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應商設備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6 |
| ADAU1401YSTZ-RL | 功能描述:IC AUDIO PROC 28/56BIT 48LQFP RoHS:是 類別:集成電路 (IC) >> 線性 - 音頻處理 系列:SigmaDSP® 其它有關文件:STA321 View All Specifications 標準包裝:1 系列:Sound Terminal™ 類型:音頻處理器 應用:數字音頻 安裝類型:表面貼裝 封裝/外殼:64-LQFP 裸露焊盤 供應商設備封裝:64-LQFP EP（10x10） 包裝:Digi-Reel® 其它名稱:497-11050-6 |
| ADAU1421YSTZ | 制造商:Analog Devices 功能描述: |
| ADAU1421YSTZ-REEL | 制造商:Analog Devices 功能描述: |
| ADAU1442 | 制造商:AD 制造商全稱:Analog Devices 功能描述:SigmaDSP Digital Audio Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。