參數(shù)資料
型號(hào)： AD9540-VCO/PCBZ
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 2/32頁(yè)
文件大?。?/td> 0K
描述： BOARD EVAL CLK GEN SYNTH 48LFCSP
設(shè)計(jì)資源： AD9540 Eval Brd Schematics
AD9540 Eval Brd BOM
AD9540 Gerber Files
標(biāo)準(zhǔn)包裝： 1
主要目的： 計(jì)時(shí)，時(shí)鐘發(fā)生器
已用 IC / 零件： AD9540
已供物品： 板
AD9540
Rev. A | Page 10 of 32
PIN CONFIGURATION AND FUNCTION DESCRIPTIONS
13
14
15
16
17
18
19
20
21
22
23
24
SDO
SDI/O
SCLK
CS
DVDD_
I/O
SYNC_
OUT
SYNC_IN/STATUS
I/O_UPDATE
S0
S1
S2
DGND
48
47
46
45
44
43
42
41
40
39
38
37
AVDD
DAC_
RSE
T
DRV_
R
SET
CP_RSET
AVDD
AGND
CLK2
REFIN
AVDD
AGND
1
2
3
4
5
6
7
8
9
10
11
12
AGND
AVDD
AGND
AVDD
IOUT
AVDD
AGND
I/O_RESET
RESET
DVDD
DGND
CP_VDD
AGND
OUT0
CP_VDD
AGND
CLK1
AVDD
AGND
DVDD
35
CP_OUT
36
34
33
32
31
30
29
28
27
26
25
AD9540
TOP VIEW
(Not to Scale)
PIN 1
INDICATOR
04947-
047
Figure 3. 48-Lead LFCSP Pin Configuration
Table 3. Pin Function Descriptions
Pin No.
Mnemonic
Description
1, 3, 8, 26, 30,
34, 37, 43,
AGND
Analog Ground.
2, 4, 7, 27, 38,
44, 48
AVDD
Analog Core Supply (1.8 V).
5
IOUT
DAC Analog Output.
6
IOUT
DAC Analog Complementary Output.
9
I/O_RESET
Resets the serial port when synchronization is lost in communications but does not reset the
device itself (active high). When not being used, this pin should be forced low, because it floats to
the threshold value.
10
RESET
Master Reset. Clears all accumulators and returns all registers to their default values (active high).
11, 25
DVDD
Digital Core Supply (1.8 V).
12, 24
DGND
Digital Ground.
13
SDO
Serial Data Output. Used only when the device is programmed for 3-wire serial data mode.
14
SDI/O
Serial Data Input/Output. When the part is programmed for 3-wire serial data mode, this is input
only; in 2-wire mode, it serves as both the input and output.
15
SCLK
Serial Data Clock. Provides the clock signal for the serial data port.
16
CS
Active Low Signal That Enables Shared Serial Buses. When brought high, the serial port ignores the
serial data clocks.
17
DVDD_I/O
Digital Interface Supply (3.3 V).
18
SYNC_OUT
Synchronization Clock Output.
19
SYNC_IN/STATUS
Bidirectional Dual Function Pin. Depending on device programming, this pin is either the direct
digital synthesizer’s (DDS) synchronization input (allows alignment of multiple subclocks), or the PLL
lock detect output signal.
20
I/O_UPDATE
This input pin, when set high, transfers the data from the I/O buffers to the internal registers on the
rising edge of the internal SYNC_CLK, which can be observed on SYNC_OUT.
相關(guān)PDF資料
PDF描述
5504970-4 CABLE ASSY FIBER SC-SC 5 METER
XR16V2550IL-0B-EB EVAL BOARD FOR V2550 32QFN
VE-JV0-EZ-S CONVERTER MOD DC/DC 5V 25W
RBM18DSEI-S243 CONN EDGECARD 36POS .156 EYELET
S1812R-153K INDUCTOR SHIELDED 15UH SMD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9542/PCBZ
AD9542BCPZ 功能描述:SYNCHRONIZER & ADAPTIVE CLOCK TR 制造商:analog devices inc. 系列:* 包裝:托盤(pán) 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:64-WFQFN 裸露焊盤(pán) 供應(yīng)商器件封裝:64-LFCSP（9x9） 標(biāo)準(zhǔn)包裝:1
AD9542BCPZ-REEL7 功能描述:SYNCHRONIZER & ADAPTIVE CLOCK TR 制造商:analog devices inc. 系列:* 包裝:帶卷（TR） 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:64-WFQFN 裸露焊盤(pán) 供應(yīng)商器件封裝:64-LFCSP（9x9） 標(biāo)準(zhǔn)包裝:750
AD9543/PCBZ 功能描述:EVALUATION BOARD AD9543 制造商:analog devices inc. 系列:- 零件狀態(tài):在售 主要用途:計(jì)時(shí)，時(shí)鐘同步器 嵌入式:- 使用的 IC/零件:AD9543 主要屬性:- 輔助屬性:圖形用戶界面 所含物品:板 標(biāo)準(zhǔn)包裝:1
AD9543BCPZ 功能描述:BBU DERIVATIVE FOR AD9545 制造商:analog devices inc. 系列:- 包裝:托盤(pán) 零件狀態(tài):在售 類型:時(shí)鐘同步器 PLL:是 輸入:差分或單端 輸出:CML、HCSL、LVDS 或單端 電路數(shù):2 比率 - 輸入:輸出:4：10 差分 - 輸入:輸出:是/是 頻率 - 最大值:2.4GHz 分頻器/倍頻器:是/無(wú) 電壓 - 電源:1.71 V ~ 3.465 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤(pán)，CSP 供應(yīng)商器件封裝:48-LFCSP（7x7） 標(biāo)準(zhǔn)包裝:1
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*