- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9157 > AD9520-5BCPZ (Analog Devices Inc)IC CLOCK GEN EXT VCO 64-LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9520-5BCPZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 56/76頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN EXT VCO 64-LFCSP |
| 設(shè)計資源： | Synchronizing Multiple AD9910 1 GSPS Direct Digital Synthesizers (CN0121) Phase Coherent FSK Modulator (CN0186) |
| 標準包裝： | 1 |
| 類型： | 時鐘發(fā)生器，扇出配送 |
| PLL： | 是 |
| 輸入： | CMOS，LVDS，LVPECL |
| 輸出： | CMOS，LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:12，2:24 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 2.4GHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 64-LFCSP-VQ（9x9） |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 776 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁當前第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
AD9520-5
Data Sheet
Rev. A | Page 6 of 76
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
PHASE OFFSET IN ZERO DELAY
REF refers to REFIN (REF1)/REFIN (REF2)
Phase Offset (REF-to-LVPECL Clock Output
Pins) in Zero Delay Mode
560
1060
1310
ps
When N delay and R delay are bypassed
Phase Offset (REF-to-LVPECL Clock Output
Pins) in Zero Delay Mode
320
+50
+240
ps
When N delay setting = 110b, and R delay is bypassed
NOISE CHARACTERISTICS
In-Band Phase Noise of the Charge Pump/
The PLL in-band phase noise floor is estimated by
measuring the in-band phase noise at the output
of the VCO and subtracting 20 log(N) (where N is
the value of the N divider)
500 kHz PFD Frequency
165
dBc/Hz
1 MHz PFD Frequency
162
dBc/Hz
10 MHz PFD Frequency
152
dBc/Hz
50 MHz PFD Frequency
144
dBc/Hz
PLL Figure of Merit (FOM)
222
dBc/Hz
Reference slew rate > 0.5 V/ns; FOM + 10 log(fPFD) is
an approximation of the PFD/CP in-band phase
noise (in the flat region) inside the PLL loop
bandwidth; when running closed-loop, the phase
noise, as observed at the VCO output, is increased
by 20 log(N); PLL figure of merit decreases with
decreasing slew rate; see Figure 11
Signal available at the LD, STATUS, and REFMON
pins when selected by appropriate register
settings; the lock detect threshold varies linearly
with the value of the CPRSET resistor
Lock Threshold (Coincidence of Edges)
Selected by Register 0x017[1:0] and Register
0x018[4] (this is the threshold to go from unlock to
lock)
Low Range (ABP 1.3 ns, 2.9 ns)
3.5
ns
Register 0x017[1:0] = 00b, 01b,11b;
Register 0x018[4] = 1b
High Range (ABP 1.3 ns, 2.9 ns)
7.5
ns
Register 0x017[1:0] = 00b, 01b, 11b;
Register 0x018[4] = 0b
High Range (ABP 6.0 ns)
3.5
ns
Register 0x017[1:0] = 10b; Register 0x018[4] = 0b
Unlock Threshold (Hysteresis)3
Selected by Register 0x017[1:0] and Register
0x018[4] (this is the threshold to go from lock to
unlock)
Low Range (ABP 1.3 ns, 2.9 ns)
7
ns
Register 0x017[1:0] = 00b, 01b, 11b;
Register 0x018[4] = 1b
High Range (ABP 1.3 ns, 2.9 ns)
15
ns
Register 0x017[1:0] = 00b, 01b, 11b;
Register 0x018[4] = 0b
High Range (ABP 6.0 ns)
11
ns
Register 0x017[1:0] = 10b; Register 0x018[4] = 0b
1
The REFIN and REFIN self-bias points are offset slightly to avoid chatter on an open input condition.
2
In-band means within the LBW of the PLL.
3
For reliable operation of the digital lock detect, the period of the PFD frequency must be greater than the unlock-after-lock time.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M83723/83G1203N | CONN RCPT 3POS WALL MT W/PINS |
| X9116WM8 | IC DIGITAL POT 10K 16TP 8MSOP |
| MS27467E25F35SD | CONN PLUG 128POS STRAIGHT W/SCKT |
| X9111TV14I | IC DCP 100K 1024TP 14TSSOP |
| MS3452W28-2S | CONN RCPT 14POS BOX MNT W/SCKT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9520-5BCPZ-REEL7 | 功能描述:IC CLOCK GEN EXT VCO 64LFCSP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| AD9521JH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521KH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
| AD9521SH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Log/Antilog Amplifier |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。