- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4453 > A10V10B-VQG80C (Microsemi SoC)IC FPGA 1200 GATES 80-VQFP COM PDF資料下載
參數(shù)資料
| 型號： | A10V10B-VQG80C |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 36/98頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1200 GATES 80-VQFP COM |
| 標準包裝： | 90 |
| 系列： | ACT™ 1 |
| LAB/CLB數(shù)： | 295 |
| 輸入/輸出數(shù)： | 57 |
| 門數(shù)： | 1200 |
| 電源電壓： | 2.7 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 80-TQFP |
| 供應商設備封裝： | 80-VQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
41
Hi R e l F P GA s
A1 46 0A T i m i n g C har a c t e r i st i c s (continued)
(W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
I/O Module Sequential Timing
tINH
Input F-F Data Hold
(w.r.t. IOCLK Pad)
0.0
ns
tINSU
Input F-F Data Setup
(w.r.t. IOCLK Pad)
2.1
2.4
ns
tIDEH
Input Data Enable Hold
(w.r.t. IOCLK Pad)
0.0
ns
tIDESU
Input Data Enable Setup
(w.r.t. IOCLK Pad)
8.7
10.0
ns
tOUTH
Output F-F Data Hold
(w.r.t. IOCLK Pad)
1.1
1.2
ns
tOUTSU
Output F-F Data Setup
(w.r.t. IOCLK Pad)
1.1
1.2
ns
tODEH
Output Data Enable Hold
(w.r.t. IOCLK Pad)
0.5
0.6
ns
tODESU
Output Data Enable Setup
(w.r.t. IOCLK Pad)
2.0
2.4
ns
TTL Output Module Timing1
tDHS
Data to Pad, High Slew
7.5
8.9
ns
tDLS
Data to Pad, Low Slew
11.9
14.0
ns
tENZHS
Enable to Pad, Z to H/L, High Slew
6.0
7.0
ns
tENZLS
Enable to Pad, Z to H/L, Low Slew
10.9
12.8
ns
tENHSZ
Enable to Pad, H/L to Z, High Slew
11.5
13.5
ns
tENLSZ
Enable to Pad, H/L to Z, Low Slew
10.9
12.8
ns
tCKHS
IOCLK Pad to Pad H/L, High Slew
11.6
13.4
ns
tCKLS
IOCLK Pad to Pad H/L, Low Slew
17.8
19.8
ns
dTLHHS
Delta Low to High, High Slew
0.04
ns/pF
dTLHLS
Delta Low to High, Low Slew
0.07
0.08
ns/pF
dTHLHS
Delta High to Low, High Slew
0.05
0.06
ns/pF
dTHLLS
Delta High to Low, Low Slew
0.07
0.08
ns/pF
Note:
1.
Delays based on 35 pF loading.
相關PDF資料 |
PDF描述 |
|---|---|
| A1010B-1VQ80C | IC FPGA 1200 GATES 80-VQFP COM |
| A1010B-1VQG80C | IC FPGA 1200 GATES 80-VQFP COM |
| 5745175-1 | CONN BACKSHELL DB50 DIE CAST |
| 5745172-1 | CONN BACKSHELL DB15 DIE CAST |
| A1010B-2PQG100C | IC FPGA 1200 GATES 100-PQFP COM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| A10V20 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:5V and 3.3V Families fully compatible with JEDEC specifications |
| A10V20B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84C | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ACT 1 Series FPGAs |
| A10V20B-1CQ84I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ACT 1 Series FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。