- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360516 > 7544 3.3V LDO POSITVE VOLTAGE REGULATOR 2% TOL. PDF資料下載
參數(shù)資料
| 型號(hào)： | 7544 |
| 英文描述： | 3.3V LDO POSITVE VOLTAGE REGULATOR 2% TOL. |
| 中文描述： | 7544Group數(shù)據(jù)表數(shù)據(jù)表503K/JUN.25.03 |
| 文件頁數(shù)： | 49/54頁 |
| 文件大小： | 503K |
| 代理商： | 7544 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁
Rev.1.02 2003.06.25 page 49 of 53
7544 Group
PRELIMINARY
Notice: This is not a final specification.
Some parametric limits are subject to change.
A-D Converter Characteristics
Table 14 A-D Converter characteristics (V
CC
= 4.0 to 5.5 V, V
SS
= 0 V, Ta =
–
20 to 85
°
C, unless otherwise noted)
Resolution
Absolute accuracy
(quantification error excluded)
Conversion time
Ladder resistor
Reference power source
input current
A-D port input current
Min.
Typ.
Max.
8
±3
Symbol
Parameter
Limits
Unit
Test conditions
V
REF
= 5.0 V
V
REF
= 3.0 V
Bits
LSB
tc(X
IN
)
k
μA
μA
109
200
120
5.0
—
ABS
t
CONV
R
LADDER
I
VREF
I
I(AD)
37
135
80
50
30
Timing Requirements
Table 15 Timing requirements (V
CC
= 4.0 to 5.5 V, V
SS
= 0 V, Ta =
–
20 to 85
°
C, unless otherwise noted)
Min.
2
125
50
50
200
80
80
2000
800
800
800
370
370
220
100
Typ.
Max.
Symbol
______
t
W
(RESET)
t
C
(X
IN
)
t
WH
(X
IN
)
t
WL
(X
IN
)
t
C
(CNTR
0
)
t
WH
(CNTR
0
)
t
WL
(CNTR
0
)
t
C
(CNTR
1
)
t
WH
(CNTR
1
)
t
WL
(CNTR
1
)
t
C
(S
CLK
)
t
WH
(S
CLK
)
t
WL
(S
CLK
)
t
su
(RxD
–
S
CLK
)
t
h
(S
CLK
–
RxD)
Parameter
Limits
Unit
Reset input
“
L
”
pulse width
External clock input cycle time
External clock input
“
H
”
pulse width
External clock input
“
L
”
pulse width
CNTR
0
input cycle time
CNTR
0
, INT
0
, INT
1
, input
“
H
”
pulse width
CNTR
0
, INT
0
, INT
1
, input
“
L
”
pulse width
CNTR
1
input cycle time
CNTR
1
input
“
H
”
pulse width
CNTR
1
input
“
L
”
pulse width
Serial I/O clock input cycle time (Note)
Serial I/O clock input
“
H
”
pulse width (Note)
Serial I/O clock input
“
L
”
pulse width (Note)
Serial I/O input set up time
Serial I/O input hold time
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Note:
In this time, bit 6 of the serial I/O control register (address 001A
16
) is set to
“
1
”
(clock synchronous serial I/O is selected).
When bit 6 of the serial I/O control register is
“
0
”
(clock asynchronous serial I/O is selected), the rating values are divided by 4.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 75450PC | Peripheral IC |
| D122D | Converter IC |
| D347D | Logic IC |
| D348D | Logic IC |
| 7545ARPDS-2 | HIGH VOLTAGE, LOW QUIESCENT CURRENT LDO, -40C to +125C, 3-SOT-89, T/R |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 754-4.47M | 制造商:OSCILENT 制造商全稱:Oscilent Corporation 功能描述:Ceramic Trap Double/Triple Peak |
| 754-4.6M | 制造商:OSCILENT 制造商全稱:Oscilent Corporation 功能描述:Ceramic Trap Double/Triple Peak |
| 754-4007-0 | 制造商:ROCK 功能描述: |
| 75-440-6 | 制造商:ATM 制造商全稱:ATM 功能描述:STANDARD GAIN HORN |
| 75-440-X | 制造商:ATM 制造商全稱:ATM 功能描述:HORN MOUNT APPLICATIONS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。