參數(shù)資料
型號: 74LV175
廠商: NXP Semiconductors N.V.
英文描述: Quad D-type flip-flop with reset;positive-edge trigger(上升沿觸發(fā),帶復(fù)位的四D觸發(fā)器)
中文描述: 四D型觸發(fā)器的復(fù)位觸發(fā)器,積極邊緣觸發(fā)(上升沿觸發(fā),帶復(fù)位的四?觸發(fā)器)
文件頁數(shù): 6/13頁
文件大小: 119K
代理商: 74LV175
Philips Semiconductors
Product specification
74LV175
Quad D-type flip-flop with reset; positive-edge trigger
1998 May 20
6
AC CHARACTERISTICS
GND = 0V; t
r
= t
f
2.5ns; C
L
= 50pF; R
L
= K
CONDITION
LIMITS
SYMBOL
PARAMETER
WAVEFORM
–40 to +85
°
C
TYP
1
–40 to +125
°
C
MIN
UNIT
V
CC
(V)
1.2
MIN
MAX
MAX
100
t
PHL/
PLH
t
Propagation delay
CP to Q
n,
Q
n
Figures 1
2.0
34
65
77
ns
y
2.7
25
48
56
3.0 to 3.6
19
2
38
45
1.2
90
t
PHL/
PLH
t
Propagation delay
MR to Q
n,
Q
n
Figures 2
2.0
31
58
70
ns
y
2.7
23
43
51
3.0 to 3.6
17
2
34
41
Clock pulse width
HIGH or LOW
2.0
34
14
41
t
w
Figures 1
2.7
25
10
30
ns
3.0 to 3.6
20
8
2
24
2.0
34
14
41
t
w
Master reset pulse
width LOW
Figures 2
2.7
25
9
30
ns
3.0 to 3.6
20
7
2
24
1.2
–60
t
rem
Removal time
MR to CP
Figures 2
2.0
5
–20
5
ns
2.7
5
–15
5
3.0 to 3.6
5
–12
2
5
1.2
5
t
su
Set-up time
D
n
to CP
Figures 3
2.0
22
2
26
ns
2.7
16
2
19
3.0 to 3.6
13
1
2
15
1.2
–5
t
h
Hold time
D
n
to CP
Figures 3
2.0
5
–1
5
ns
2.7
5
0
5
3.0 to 3.6
5
0
2
5
2.0
14
40
12
f
max
Maximum clock
pulse frequency
Figures 1
2.7
19
58
16
MHz
3.0 to 3.6
24
70
2
20
NOTES:
1. Unless otherwise stated, all typical values are measured at T
amb
= 25
°
C.
2. Typical values are measured at V
CC
= 3.3 V.
相關(guān)PDF資料
PDF描述
74LV20PW Dual 4-input NAND gate
74LV20PWDH Sensors
74LV20DB Dual 4-input NAND gate
74LV20 Dual 4-input NAND gate
74LV20D Dual 4-input NAND gate
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LV175D 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad D-Type Flip-Flop
74LV175DB 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad D-Type Flip-Flop
74LV175DB-T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad D-Type Flip-Flop
74LV175D-T 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad D-Type Flip-Flop
74LV175N 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad D-Type Flip-Flop