- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360463 > 74HCT7030 (NXP Semiconductors N.V.) 9-bit x 64-word FIFO register;3-state(64字 x9-位 先進(jìn)先出寄存器；（三態(tài)）) PDF資料下載
參數(shù)資料
| 型號(hào)： | 74HCT7030 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | 9-bit x 64-word FIFO register;3-state(64字 x9-位 先進(jìn)先出寄存器；（三態(tài)）) |
| 中文描述： | 9位x 64字FIFO寄存器，3態(tài)（64字X9熱賣，位先進(jìn)先出寄存器（三態(tài)）） |
| 文件頁(yè)數(shù)： | 19/22頁(yè) |
| 文件大小： | 172K |
| 代理商： | 74HCT7030 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)當(dāng)前第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)
December 1990
19
Philips Semiconductors
Product specification
9-bit x 64-word FIFO register; 3-state
74HC/HCT7030
Fig.20 FIFO to FIFO communication; input timing under empty condition.
(1) HC : V
M
= 50%; V
I
= GND to V
.
HCT: V
M
= 1.3 V; V
I
= GND to 3 V.
Notes to
Fig.20
1.
FIFO
A
and FIFO
B
initially empty,
SO
A
held HIGH in anticipation of
data.
Load one word into FIFO
A
; SI
pulse applied, results in DIR
pulse.
Data out
A
/data in
B
transition;
valid data arrives at FIFO
A
output
stage after a specified delay of
the DOR flag, meeting data input
set-up requirements of FIFO
B
.
DOR
A
and SI
B
pulse HIGH;
(ripple through delay after
SI
A
LOW) data is unloaded from
FIFO
A
as a result of the data
output ready pulse, data is shifted
into FIFO
B
.
DIR
B
and SO
A
go LOW; flag
indicates input stage of FIFO
B
is
busy, shift-out of FIFO
A
is
complete.
DIR
B
and SO
A
go HIGH
automatically; the input stage of
FIFO
B
is again able to receive
data, SO is held HIGH in
anticipation of additional data.
DOR
B
goes HIGH; (ripple through
delay after SI
B
LOW) valid data is
present one propagation delay
later at the FIFO
B
output stage.
2.
3.
4.
5.
6.
7.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74HC7046A | Phase-locked-loop with lock detector |
| 74HCT7046A | Phase-locked-loop with lock detector(帶鎖檢測(cè)的鎖相環(huán)) |
| 74HC7080 | 16-bit even/odd parity generator/checker |
| 74HCT7080 | Dual 4-Input Positive-NAND Gates 14-PDIP -40 to 85 |
| 74HC7245 | Octal bus Schmitt-trigger transceiver; 3-state |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74HCT7030D | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D,112 | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D,118 | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D-T | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030N | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。