- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360463 > 74HCT7030 (NXP Semiconductors N.V.) 9-bit x 64-word FIFO register;3-state(64字 x9-位 先進(jìn)先出寄存器；（三態(tài)）) PDF資料下載
參數(shù)資料
| 型號： | 74HCT7030 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | 9-bit x 64-word FIFO register;3-state(64字 x9-位 先進(jìn)先出寄存器；（三態(tài)）) |
| 中文描述： | 9位x 64字FIFO寄存器，3態(tài)（64字X9熱賣，位先進(jìn)先出寄存器（三態(tài)）） |
| 文件頁數(shù)： | 13/22頁 |
| 文件大?。?/td> | 172K |
| 代理商： | 74HCT7030 |
December 1990
13
Philips Semiconductors
Product specification
9-bit x 64-word FIFO register; 3-state
74HC/HCT7030
Master reset applied with FIFO full
Fig.8
Waveforms showing the MR input to DIR, DOR output
propagation delays and the MR pulse width.
(1) HC : V
M
= 50%; V
I
= GND to V
.
HCT: V
M
= 1.3 V; V
I
= GND to 3 V.
Notes to
Fig.8
1.
DIR LOW, output ready HIGH;
assume FIFO is full.
MR pulse LOW; clears FIFO.
DIR goes HIGH; flag indicates
input prepared for valid data.
DOR drops LOW; flag indicates
FIFO empty.
2.
3.
4.
Shifting out sequence; FIFO full to FIFO empty
Fig.9
Waveforms showing the SO input to DIR output propagation
delay. The SO pulse width and SO maximum pulse frequency.
(1) HC : V
M
= 50%; V
I
= GND to V
.
HCT: V
M
= 1.3 V; V
I
= GND to 3 V.
Notes to
Fig.9
1.
DOR HIGH; no data transfer in
progress, valid data is present at
output stage.
SO set HIGH; results in DOR
going LOW.
DOR drops LOW; output stage
“busy”.
SO is set LOW; data in the input
stage is unloaded, and new data
replaces it as empty location
“bubbles-up” to input stage.
DOR goes HIGH; transfer
process completed, valid data
present at output after the
specified propagation delay.
Repeat process to unload the 3rd
through to the 64th word from
FIFO.
DOR remains LOW; FIFO is
empty.
2.
3.
4.
5.
6.
7.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74HC7046A | Phase-locked-loop with lock detector |
| 74HCT7046A | Phase-locked-loop with lock detector(帶鎖檢測的鎖相環(huán)) |
| 74HC7080 | 16-bit even/odd parity generator/checker |
| 74HCT7080 | Dual 4-Input Positive-NAND Gates 14-PDIP -40 to 85 |
| 74HC7245 | Octal bus Schmitt-trigger transceiver; 3-state |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74HCT7030D | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D,112 | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D,118 | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030D-T | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HCT7030N | 功能描述:寄存器 64 WORD X 9-BIT FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。