- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298476 > 70P249L65BYGI (INTEGRATED DEVICE TECHNOLOGY INC) 4K X 16 DUAL-PORT SRAM, 40 ns, PBGA100 PDF資料下載
參數(shù)資料
| 型號： | 70P249L65BYGI |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | SRAM |
| 英文描述： | 4K X 16 DUAL-PORT SRAM, 40 ns, PBGA100 |
| 封裝： | 0.50 MM PITCH, GREEN, BGA-100 |
| 文件頁數(shù)： | 3/22頁 |
| 文件大?。?/td> | 146K |
| 代理商： | 70P249L65BYGI |
6.42
11
IDT70P269/259/249L
Low Power 16K/8K/4K x 16 Dual-Port Static RAM
Industrial Temperature Range
OCTOBER 16, 2008
AC Electrical Characteristics Over the
Operating Temperature and Supply Voltage Range(1)
Symbol
Parameter
70P269/259/249
Unit
65 ns
90 ns
Min.
Max.
Min.
Max..
ADM Port Write Cycle
(2)
tWC
Write Cycle Time
65
____
90
____
ns
tSCS
CS Low to Write End
65
____
90
____
ns
tAVD
ADV Low Pulse
15
____
20
____
ns
tAVDS
Address Set-up to
ADV Rising Edge
15
____
20
____
ns
tAVDH
Address Hold from
ADV Rising Edge
3
____
5
____
ns
tCSS
CS Set-up to ADV Rising Edge
7
____
10
____
ns
tWRL
WE Pulse Width
28
____
45
____
ns
tBW
UB/LB Low to Write End
28
____
45
____
ns
tSD
Data Set-up to Write End
20
____
30
____
ns
tHD
Data Hold from Write End
0
____
0
____
ns
tLZWE(3)
WE High to I/O Low-Z
0
____
0
____
ns
tAVWE
ADV High to WE Low
0
____
0
____
ns
tWODR
Write End to ODR Valid
____
40
____
60
ns
Standard Port Write Cycle (4)
tWC
Write Cycle Time
40
____
60
____
ns
tSCS
CS Low to Write End
30
____
50
____
ns
tAW
Address Valid to Write End
30
____
50
____
ns
tHA
Address Hold to Write End
0
____
0
____
ns
tSA
Address Set-up to Write Start
0
____
0
____
ns
tWRL
Write Pulse Width
25
____
45
____
ns
tSD
Data Set-up to Write End
20
____
30
____
ns
tHD
Data Hold from Write End
0
____
0
____
ns
tHZWE
(3)
WE Low to Data High-Z
____
15
____
25
ns
tLZWE(3)
WE High to Data Low-Z
0
____
0
____
ns
tWODR
Write End to ODR Valid
____
40
____
60
ns
7146 tbl 13
NOTES:
1. VDD = 1.8V
2. ADM port timing applies to the left or right port when configured to ADM mode.
3. This parameter is guaranteed by design and is not tested.
4. Standard SRAM port timing applies to the left or right port when configured to standard SRAM mode.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 70R89-P | 20 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| 70R89-59 | 20 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| 70R89-58 | 20 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| 70R89-50 | 20 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
| 70R89-49 | 20 A, BARRIER STRIP TERMINAL BLOCK, 1 ROW, 1 DECK |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 70P249L65BYGI8 | 功能描述:靜態(tài)隨機存取存儲器 Low Power Dual-Port RAM IC RoHS:否 制造商:IDT 存儲容量: 組織: 訪問時間: 電源電壓-最大: 電源電壓-最小: 最大工作電流: 最大工作溫度: 最小工作溫度: 安裝風格: 封裝 / 箱體: 封裝: |
| 70P249L90BYGI | 功能描述:IC SRAM 64KBIT 90NS 100FBGA 制造商:idt, integrated device technology inc 系列:- 包裝:托盤 零件狀態(tài):過期 格式 - 存儲器:RAM 存儲器類型:SRAM - 雙端口，異步 存儲容量:64K（4K x 16） 速度:90ns 接口:并聯(lián) 電壓 - 電源:1.7 V ~ 1.9 V 工作溫度:-40°C ~ 85°C（TA） 封裝/外殼:100-TFBGA 供應商器件封裝:100-CABGA（6x6） 標準包裝:90 |
| 70P249L90BYGI8 | 功能描述:靜態(tài)隨機存取存儲器 Low Power Dual-Port RAM IC RoHS:否 制造商:IDT 存儲容量: 組織: 訪問時間: 電源電壓-最大: 電源電壓-最小: 最大工作電流: 最大工作溫度: 最小工作溫度: 安裝風格: 封裝 / 箱體: 封裝: |
| 70P24L20BF | 制造商:Integrated Device Technology Inc 功能描述:SRAM ASYNC DUAL 1.8V 64KBIT 4K X 16 20NS 100BGA - Bulk |
| 70P24L20BF8 | 制造商:Integrated Device Technology Inc 功能描述:SRAM ASYNC DUAL 1.8V 64KBIT 4K X 16 20NS 100BGA - Tape and Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復。