VERSACLOCK LOW POWER CLOCK GENERATOR EEPROM CLOCK GENERATOR
參數(shù)資料
型號： 5P49EE602NLGI
廠商： IDT, Integrated Device Technology Inc
文件頁數(shù)： 10/26頁
文件大?。?/td> 0K
描述： IC CLOCK GENERATOR 24QFN
標(biāo)準(zhǔn)包裝： 75
系列： VersaClock™
類型： 時鐘發(fā)生器
PLL： 帶旁路
輸入： LVTTL，晶體
輸出： LVCMOS，LVTTL
電路數(shù)： 1
比率 - 輸入:輸出： 2:5
差分 - 輸入:輸出： 無/是
頻率 - 最大： 120MHz
除法器/乘法器： 是/無
電源電壓： 1.71 V ~ 1.89 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 24-VFQFN 裸露焊盤
供應(yīng)商設(shè)備封裝： 24-QFN（4x4）
包裝： 管件
其它名稱： 800-2525
IDT5P49EE602
VERSACLOCK LOW POWER CLOCK GENERATOR
EEPROM CLOCK GENERATOR
IDT VERSACLOCK LOW POWER CLOCK GENERATOR
18
IDT5P49EE602
REV L 072512
Programming Registers Table
Addr
Default
Register
Hex
Value
Bit #
Description
76
5
4
3
2
1
0
0x00
00
ONXTALB
CSX2[1:0]
CSX1[1:0]
XTAL32ONB
Reserved
ONXTALB - MHz Crystal active low
CSX2 [1:0]- internal 32kHz crystal
cap2
00 - 18pF; 10 - 30pF
01 - 24pF; 11 - 36pF
CSX1 [1:0] - Internal 32kHz crystal
cap1
00 - 0pF; 10 - 6pF
01 - 3pF; 11 - 9pF
XTAL32ONB - 32k crystal active low
0x01
00
INV[0]
SLEW0[0:1]
No_PD
PS0[2:1]
Reserved
No_PD - Enables/Disables 32kHz
clock output on Config 00.
No_PD=0 - 32kHz is off.
No_PD=1 - 32kHz remains active.
INV[#] - Invert output#
SLEW#[0:1] - output# slew setting
0 0 - 5.1V/ns
0 1 - 4.4V/ns
1 0 - 2.8V/ns
1 1 - 1.8V/ns
PS#[2:1] -Power Select
00 - Reserved
01 - CLK# connects to VDDO1
10 - CLK# connects to VDDO2
11 - CLK# connects to VDDO31
0x02
00
Reserved
0x03
00
Reserved
0x04
00
INV[1]
SLEW1[0:1]
Reserved
PS1[2:1]
Reserved
0x05
00
Reserved
0x06
00
Reserved
0x07
00
INV[2]
SLEW2[0:1]
Reserved
PS22:1]
Reserved
0x08
00
INV[3]
SLEW3[0:1]
Reserved
PS3[2:1]
Reserved
0x09
00
INV[4B]
INV[4A]
SLEW4[0:1]
Reserved
0x0A
00
Reserved
0x0B
00
Reserved
0x0C
00
Reserved
0x0D
00
Reserved
0x0E
00
REFA[7:0]
Configuration0
REFA[7:0] - Reference Divide PLLA
0x0F
00
FBA[10:3)
FBA[10:0] - Feedback Divide PLLA
0x10
00
Reserved
FBA[2:0)
0x11
00
Reserved
XDIVA
RZA[1:0]
IPA[2:0]
REFSELA
XDIVA - FB predivide PLLA;
0 - /1; 1 - /4
RZA[1:0] - Zero Resistor PLLA
00 - 5kOhm
01 - 10kOhm
10 - 30kOhm
11 - 80kOhm
IPA[2:0] - charge Pump Current PLLA
100 - 6.3uA
101 -11.9 uA
110 - 17.7 uA
111 - 22.7uA
REFSELA - Clock input PLLA
0 - MHz input
1 - 32kHz input
0x12
00
REFB[7:0]
REFB[7:0] - Reference Divide PLLB
0x13
00
FBB[10:3]
FBB[10:0] - Feedback Divide PLLB
0x14
00
MOD[4:0]
FBB[2:0]
PLLB Spread Parameters MOD[12:0]
NC[10:0]
NSS[12:0]
0x15
00
MOD[12:5]
0x16
00
NC[10:3]
0x17
00
NSS[4:0]
NC[2:0]
0x18
00
NSS[12:5]
相關(guān)PDF資料
PDF描述
5P49EE801NDGI IC CLOCK GENERATOR 28QFN
74ABT16240ADGG,518 IC INVERTER QUAD 4-INPUT 48TSSOP
74ABT16244ADGG,518 IC BUFF DVR TRI-ST 16BIT 48TSSOP
74ABT2240PW,118 IC INVERTER DUAL 4-INPUT 20TSSOP
74ABT620PW,118 IC TRANSCVR 3ST 8BIT INV 20TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
5P49EE602NLGI8 功能描述:時鐘發(fā)生器及支持產(chǎn)品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
5P49EE605NLGI 功能描述:鎖相環(huán) - PLL PROGRAMMABLE PLL LOW POWER RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
5P49EE605NLGI8 制造商:Integrated Device Technology Inc 功能描述:VERSACLOCK LOW POWER CLOCK GENERATOR 制造商:Integrated Device Technology Inc 功能描述:24 QFN (GREEN) - Tape and Reel
5P49EE801NDGI 功能描述:時鐘發(fā)生器及支持產(chǎn)品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
5P49EE801NDGI8 功能描述:時鐘發(fā)生器及支持產(chǎn)品 VERSACLOCK LOW POWER PLL RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*