- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382784 > μPD703003A (NEC Corp.) 16/32 Bit Single Chip Microcontrollers(16/32位單片微控制器) PDF資料下載
參數(shù)資料
| 型號： | μPD703003A |
| 廠商： | NEC Corp. |
| 英文描述： | 16/32 Bit Single Chip Microcontrollers(16/32位單片微控制器) |
| 中文描述： | 16/32位單片機微控制器（16/32位單片微控制器） |
| 文件頁數(shù)： | 188/323頁 |
| 文件大?。?/td> | 1277K |
| 代理商： | ΜPD703003A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁當(dāng)前第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁
168
CHAPTER 8 SERIAL INTERFACE FUNCTION
(3) Reception
When reception is enabled, sampling of the RXDn pin is started, and reception of data begins when the start
bit is detected. Each time one frame of data or character has been received, the reception completion interrupt
(INTSRn) occurs. Usually, the receive data is transferred from the receive buffer (RXBn) to memory by this
interrupt processing.
(a) Reception enabled status
Reception is enabled when the RXEn bits of the ASIMn0 registers are set to 1.
RXEn = 1: Reception is enabled
RXEn = 0: Reception is disabled
However, to set the reception enabled status, set both the CTXEn and CRXEn bits of the clocked serial
interface mode register (CSIMn) to “0”.
When reception is disabled, the receive hardware stands by in the initial status.
At this time, the reception completion interrupt/receive error interrupt does not occur, and the contents
of the receive buffer are retained.
(b) Starting reception
Reception is started when the start bit is detected.
The RXDn pin is sampled with the serial clock from baud rate generator n (BRGn). The RXDn pin is
sampled again eight clocks after the falling edge of the RXDn pin has been detected. If the RXDn pin
is low at this time, it is recognized as the start bit, and reception is started. After that, the RXDn pin is
sampled in 16 clock ticks.
If the RXDn pin is high eight clocks after the falling edge of the RXDn pin has been detected, this falling
edge is not recognized as the start bit. The serial clock counter is reinitialized, and the UARTn waits for
the input of the next falling edge or valid start bit.
(c) Reception completion interrupt request
When one frame of data has been received with RXEn = 1, the receive data in the shift register is
transferred to RXBn, and a reception completion interrupt request (INTSRn) is generated.
If an error occurs, the receive data that contains an error is transferred to the receive buffer (RXBn), and
the transmission completion interrupt (INTSRn) and receive error interrupt (INTSERn) occur simultaneously.
If the RXEn bit is reset (0) during receive operation, the receive operation stops immediately. In this case,
the contents of the receive buffer (RXBn) and the asynchronous serial interface status register (ASISn)
do not change, and neither reception completion interrupt (INTSRn) nor reception error interrupt
(INTSERn) is generated.
When RXEn = 0 (reception disabled), reception completion interrupt request does not occur.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| μPD703003F | 16/32 Bit Single Chip Microcontrollers(16/32位單片微控制器) |
| μPD70F3003GC-25 | 32 Bit RISC Microcontrollers(32位RISC微控制器) |
| μPD70F3003GC-33 | 32 Bit RISC Microcontrollers(32位RISC微控制器) |
| μPD703003GC-25 | 32 Bit RISC Microcontrollers(32位RISC微控制器) |
| μPD703003GC-33 | 32 Bit RISC Microcontrollers(32位RISC微控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PD7035 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:FOR OPTICAL COMMUNICATION |
| PD7087 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:InGaAs PIN PHOTO DIODES |
| PD7088 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:InGaAs PIN PHOTO DIODES |
| PD708C7 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:InGaAs PIN PHOTO DIODES |
| PD708C8 | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:InGaAs PIN PHOTO DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。