參數(shù)資料
型號： XRT74L73
廠商： Exar Corporation
英文描述： 3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
中文描述： 三通道，自動取款機(jī)統(tǒng)一/平價DS3/E3，界定控制器
文件頁數(shù)： 3/488頁
文件大小： 2829K
代理商： XRT74L73
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁
XRT74L73
3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
PRELIMINARY
REV. P1.0.1
I
TABLE OF CONTENTS
1.0 REGISTER MAP OF THE XRT74L73 .................................................................................................47
2.0 TRANSMIT SECTION ..........................................................................................................................82
2.1 TRANSMIT UTOPIA INTERFACE BLOCK .................................................................................................... 82
2.1.1 BRIEF DESCRIPTION OF THE TRANSMIT UTOPIA INTERFACE........................................................................... 82
2.1.2 FUNCTIONAL DESCRIPTION OF THE TRANSMIT UTOPIA INTERFACE.............................................................. 83
2.2 TRANSMIT CELL PROCESSOR .................................................................................................................. 104
2.2.1 BRIEF DESCRIPTION OF THE TRANSMIT CELL PROCESSOR .......................................................................... 104
2.2.2 FUNCTIONAL DESCRIPTION OF TRANSMIT CELL PROCESSOR...................................................................... 104
2.3 TRANSMIT PLCP PROCESSOR ................................................................................................................. 113
2.3.1 BRIEF DESCRIPTION OF THE TRANSMIT PLCP PROCESSOR .......................................................................... 113
2.3.2 DESCRIPTION OF THE PLCP FRAME AND THE PATH OVERHEAD (POH) BYTES .......................................... 114
2.3.3 FUNCTIONAL DESCRIPTION OF THE TRANSMIT PLCP PROCESSOR BLOCK................................................ 116
2.4 TRANSMIT DS3 FRAMER ............................................................................................................................ 124
2.4.1 BRIEF DESCRIPTION OF THE TRANSMIT DS3 FRAMER .................................................................................... 124
2.5 TRANSMIT E3 FRAMER .............................................................................................................................. 124
2.5.1 BRIEF DESCRIPTION OF THE TANSMIT E3 FRAMER.......................................................................................... 124
3.0 THE RECEIVE SECTION ...................................................................................................................125
3.1 RECEIVE DS3 FRAMER .............................................................................................................................. 125
3.1.1 BRIEF DESCRIPTION OF THE RECEIVE DS3 FRAMER ....................................................................................... 125
3.2 RECEIVE PLCP PROCESSOR .................................................................................................................... 127
3.2.1 OPERATION OF THE RECEIVE PLCP PROCESSOR............................................................................................ 127
3.2.2 FUNCTIONAL DESCRIPTION OF THE RECEIVE PLCP PROCESSOR ................................................................ 128
3.3 RECEIVE CELL PROCESSOR .................................................................................................................... 137
3.3.1 BRIEF DESCRIPTION OF THE RECEIVE CELL PROCESSOR ............................................................................. 137
3.3.2 FUNCTIONAL DESCRIPTION OF RECEIVE CELL PROCESSOR......................................................................... 137
3.4 RECEIVE UTOPIA INTERFACE BLOCK ..................................................................................................... 157
3.4.1 BRIEF DESCRIPTION OF THE RECEIVE UTOPIA INTERFACE BLOCK.............................................................. 157
3.4.2 FUNCTIONAL DESCRIPTION OF RECEIVE UTOPIA............................................................................................. 157
4.0 DS3 OPERATION OF THE XRT74L73 ..............................................................................................178
4.1 DESCRIPTION OF THE DS3 FRAMES AND ASSOCIATED OVERHEAD BITS ........................................ 178
4.1.1 FRAME SYNCHRONIZATION BITS (APPLIES TO BOTH M13 AND C-BIT PARITY FRAMING FORMATS)....... 180
4.1.2 PERFORMANCE MONITORING/ERROR DETECTION BITS (PARITY)................................................................. 181
4.1.3 ALARM AND SIGNALING-RELATED OVERHEAD BITS ....................................................................................... 181
4.1.4 THE DATA LINK RELATED OVERHEAD BITS....................................................................................................... 182
4.2 THE TRANSMIT SECTION OF THE XRT74L73 (DS3 MODE OPERATION) .............................................. 182
4.2.1 THE TRANSMIT PAYLOAD DATA INPUT INTERFACE BLOCK ........................................................................... 183
4.2.2 THE TRANSMIT OVERHEAD DATA INPUT INTERFACE ...................................................................................... 200
4.2.3 THE TRANSMIT DS3 HDLC CONTROLLER ........................................................................................................... 211
4.2.4 THE TRANSMIT DS3 FRAMER BLOCK.................................................................................................................. 219
4.2.5 THE TRANSMIT DS3 LINE INTERFACE BLOCK.................................................................................................... 225
4.2.6 TRANSMIT SECTION INTERRUPT PROCESSING................................................................................................. 230
4.3 THE RECEIVE SECTION OF THE XRT74L73 (DS3 MODE OPERATION) ................................................ 233
4.3.1 THE RECEIVE DS3 LIU INTERFACE BLOCK......................................................................................................... 234
4.3.2 THE RECEIVE DS3 FRAMER BLOCK..................................................................................................................... 239
4.3.3 THE RECEIVE HDLC CONTROLLER BLOCK ........................................................................................................ 250
4.3.4 THE RECEIVE OVERHEAD DATA OUTPUT INTERFACE ..................................................................................... 257
4.3.5 THE RECEIVE PAYLOAD DATA OUTPUT INTERFACE........................................................................................ 267
4.3.6 RECEIVE SECTION INTERRUPT PROCESSING.................................................................................................... 274
5.0 E3/ITU-T G.751 OPERATION OF THE XRT74L73 ...........................................................................288
5.1 DESCRIPTION OF THE E3, ITU-T G.751 FRAMES AND ASSOCIATED OVERHEAD BITS .................... 288
5.1.1 DEFINITION OF THE OVERHEAD BITS.................................................................................................................. 288
5.2 THE TRANSMIT SECTION OF THE XRT74L73 (E3, ITU-T G.751 MODE OPERATION) .......................... 289
5.2.1 THE TRANSMIT PAYLOAD DATA INPUT INTERFACE BLOCK ........................................................................... 289
5.2.2 THE TRANSMIT OVERHEAD DATA INPUT INTERFACE ...................................................................................... 306
5.2.3 THE TRANSMIT E3 HDLC CONTROLLER.............................................................................................................. 315
5.2.4 THE TRANSMIT E3 FRAMER BLOCK..................................................................................................................... 323
5.2.5 THE TRANSMIT E3 LINE INTERFACE BLOCK ...................................................................................................... 328
5.2.6 TRANSMIT SECTION INTERRUPT PROCESSING................................................................................................. 333
5.3 THE RECEIVE SECTION OF THE XRT74L73 (E3 MODE OPERATION) ................................................... 335
5.3.1 THE RECEIVE E3 LIU INTERFACE BLOCK ........................................................................................................... 335
相關(guān)PDF資料
PDF描述
XRT74L73IB 3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT74L74 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT74L74IB 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00D E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DIV E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT74L73IB 制造商:EXAR 制造商全稱:EXAR 功能描述:3 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT74L74 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT74L74IB 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR
XRT75L00D 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*