- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375045 > XQ2V6000-4CF1144M (XILINX INC) QPro Virtex-II 1.5V Military QML Platform FPGAs PDF資料下載
參數(shù)資料
| 型號： | XQ2V6000-4CF1144M |
| 廠商： | XILINX INC |
| 元件分類： | FPGA |
| 英文描述： | QPro Virtex-II 1.5V Military QML Platform FPGAs |
| 中文描述： | FPGA, 8448 CLBS, 6000000 GATES, 650 MHz, CBGA1144 |
| 封裝： | 1 MM PITCH, CERAMIC, MS-034-AAR-1, FCGA-1144 |
| 文件頁數(shù)： | 68/128頁 |
| 文件大小： | 2738K |
| 代理商： | XQ2V6000-4CF1144M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
QPro Virtex-II 1.5V Military QML Platform FPGAs
68
www.xilinx.com
1-800-255-7778
DS122 (v1.1) January 7, 2004
Product Specification
R
QPro Virtex-II Pin-to-Pin Input Parameter Guidelines
All devices are 100% functionally tested. Listed below are representative values for typical pin locations and normal clock
loading. Values are expressed in nanoseconds unless otherwise noted.
Global Clock Setup and Hold for LVTTL Standard,
with
DCM
Global Clock Setup and Hold for LVTTL Standard,
without
DCM
Table 59:
Global Clock Setup and Hold for LVTTL Standard,
with
DCM
Description
Symbol
Device
Value
Units
Input Setup and Hold Time Relative to Global Clock Input
Signal for LVTTL Standard.
For data input with different standards, adjust the setup time
delay by the values shown in
IOB Input Switching
Characteristics Standard Adjustments
, page 53
.
No Delay
Global Clock and IFF with DCM
T
PSDCM
/T
PHDCM
XQ2V1000
1.84/–0.76
ns
XQ2V3000
1.96/–0.76
ns
XQ2V6000
1.96/–0.76
ns
Notes:
1.
2.
IFF = Input Flip-Flop or Latch
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
Table 60:
Global Clock Setup and Hold for LVTTL Standard,
without
DCM
Description
Symbol
Device
Value
Units
Input Setup and Hold Time Relative to Global Clock Input
Signal for LVTTL Standard.
(1)
For data input with different standards, adjust the setup time
delay by the values shown in
IOB Input Switching
Characteristics Standard Adjustments
, page 53
.
Full Delay
Global Clock and IFF
(2)
without DCM
T
PSFD
/T
PHFD
XQ2V1000
2.21/ 0.00
ns
XQ2V3000
2.21/ 0.00
ns
XQ2V6000
2.21/ 0.50
ns
Notes:
1.
Setup time is measured relative to the Global Clock input signal with the fastest route and the lightest load. Hold time is measured
relative to the Global Clock input signal with the slowest route and heaviest load.
IFF = Input Flip-Flop or Latch
These values are parametrically measured.
2.
3.
ds122_1_1.fm Page 68 Wednesday, January 7, 2004 9:15 PM
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XQ2V6000-4CF1144N | QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4CG717M | QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4CG717N | QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4FG456M | QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4FG456N | QPro Virtex-II 1.5V Military QML Platform FPGAs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XQ2V6000-4CF1144N | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4CG717M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4CG717N | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex-II 1.5V Military QML Platform FPGAs |
| XQ2V6000-4EF1152I | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex-II 1.5V Platform FPGAs |
| XQ2V6000-4FG456M | 制造商:XILINX 制造商全稱:XILINX 功能描述:QPro Virtex-II 1.5V Military QML Platform FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。