- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375041 > XPC860xxx (Motorola, Inc.) Power Entry Modules RoHS Compliant: Yes PDF資料下載
參數(shù)資料
| 型號： | XPC860xxx |
| 廠商： | Motorola, Inc. |
| 英文描述： | Power Entry Modules RoHS Compliant: Yes |
| 中文描述： | 家庭硬件規(guī)格 |
| 文件頁數(shù)： | 38/76頁 |
| 文件大小： | 857K |
| 代理商： | XPC860XXX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
38
MPC860 Family Hardware Specifications
MOTOROLA
Bus Signal Timing
Figure 9-29 provides the input timing for the debug port clock.
Figure 9-29. Debug Port Clock Input Timing
Figure 9-30 provides the timing for the debug port.
Figure 9-30. Debug Port Timings
Table 9-10. Debug Port Timing
Num
Characteristic
All Frequencies
Unit
Min
Max
P61
DSCK cycle time
3
×
T
CLOCKOUT
1.25
×
T
CLOCKOUT
—
—
P62
DSCK clock pulse width
—
—
P63
DSCK rise and fall times
0.00
3.00
ns
P64
DSDI input data setup time
8.00
—
ns
P65
DSDI data hold time
5.00
—
ns
P66
DSCK low to DSDO data valid
0.00
15.00
ns
P67
DSCK low to DSDO invalid
0.00
2.00
ns
DSCK
D61
D61
D63
D62
D62
D63
DSCK
DSDI
DSDO
D64
D65
D66
D67
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XPC855TZP66D4 | Family Hardware Specifications |
| XPC860DECZP66D4 | Family Hardware Specifications |
| XPC860DEZP66D4 | Family Hardware Specifications |
| XPC860DPCZP50D4 | Family Hardware Specifications |
| XPC860DPCZP66D3 | Family Hardware Specifications |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XPC860ZP25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| XPC860ZP33C1 | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| XPC860ZP40 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| XPC860ZP50C1 | 制造商:FRESCL 功能描述: 制造商:Motorola Inc 功能描述: |
| XPC860ZP66C1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:COMMUNICATIONS CONTROLLER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。