參數(shù)資料
型號： XC4VLX100-10FFG1513C
廠商： Xilinx Inc
文件頁數(shù)： 8/58頁
文件大小： 0K
描述： IC FPGA VIRTEX-4 100K 1513-FBGA
標準包裝： 1
系列： Virtex®-4 LX
LAB/CLB數(shù)： 12288
邏輯元件/單元數(shù)： 110592
RAM 位總計： 4423680
輸入/輸出數(shù)： 960
電源電壓： 1.14 V ~ 1.26 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 1513-BBGA，F(xiàn)CBGA
供應商設備封裝： 1513-FCBGA（40x40）
其它名稱： 122-1487
Virtex-4 FPGA Data Sheet: DC and Switching Characteristics
DS302 (v3.7) September 9, 2009
Product Specification
16
RocketIO Switching Characteristics
Table 22: Processor Block APU Interface Switching Characteristics
Description
Symbol
Speed Grade
Units
-12
-11
-10
Setup and Hold Relative to Clock (CPMDFCMCLOCK)
APU bus control inputs
TPPCDCK_DCDCREN
TPPCCKD_DCDCREN
0.33
0.20
0.36
0.20
0.42
0.23
ns, Min
APU bus data inputs
TPPCDCK_RESULT
TPPCCKD_RESULT
0.61
0.20
0.67
0.20
0.78
0.23
ns, Min
Clock to Out
APU bus control outputs
TPPCCKO_APUFCMDEC
1.53
1.75
2.00
ns, Max
APU bus data outputs
TPPCCKO_RADATA
1.53
1.75
2.00
ns, Max
Table 23: Maximum RocketIO Transceiver Performance
Description
Speed Grade
Units
-12
-11
-10
RocketIO Transceiver
6.5
3.125
Gb/s
Table 24: RocketIO Reference Clock Switching Characteristics
Description
Symbol
Conditions
Min
Typ
Max
Units
Reference Clock frequency range(1)
FGCLK
CLK
-10 Speed Grade
106
400
MHz
-11/-12 Speed Grades
106
644
MHz
All Speed Grades
GREFCLK Reference Clock frequency range(1)
FGREFCLK
CLK
106
320
MHz
Reference Clock frequency tolerance
FGTOL
CLK
–350
+350
ppm
Reference Clock rise time
TRCLK
20% – 80%
400
ps
Reference Clock fall time
TFCLK
20% – 80%
400
ps
Reference Clock duty cycle
TDCREF
CLK
45
55
%
Reference Clock total jitter, peak-peak(2)
TGJTT
CLK
40
ps
Clock recovery frequency acquisition time
TLOCK
Initial lock of the PLL from
startup (programmable)
1ms
Spread Spectrum Clocking(3)
0% to –0.5%
30
33
kHz
Notes:
1.
MGTCLK input can be used for all serial bit rates. GREFCLK can be used for serial bit rates up to 1 Gb/s.
2.
Measured at the package pin. For serial rates equal to or above 1 Gb/s, MGTCLK must be used. UI = Unit Interval.
3.
Tested with synchronous reference clock.
Figure 3: Reference Clock Timing Parameters
DS302_04_031708
80%
20%
TFCLK
TRCLK
相關PDF資料
PDF描述
XC4VLX25-12FFG676C IC FPGA VIRTEX-4 LX 25K 676-FBGA
XC5202-5PQ100C IC - FPGA SPEED GRADE 5 COM TEMP
XC56309AG100AR2 IC DSP 24BIT 100MHZ 144-LQFP
XC56L307VF160 IC DSP 24BIT FIXED POINT 196-BGA
XC56L307VL160 IC DSP 24BIT FIXED POINT 196-BGA
相關代理商/技術參數(shù)
參數(shù)描述
XC4VLX100-10FFG1513I 功能描述:IC FPGA VIRTEX-4LX 100K 1513FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 LX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55）
XC4VLX100-11FF1148C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 110592 CELLS 90NM 1.2V 1148FCBGA - Trays
XC4VLX100-11FF1148I 功能描述:IC FPGA VIRTEX-4LX 1148FFBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 LX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55）
XC4VLX100-11FF1513C 制造商:Xilinx 功能描述:FPGA VIRTEX-4 110592 CELLS 90NM 1.2V 1513FCBGA - Trays
XC4VLX100-11FF1513I 功能描述:IC FPGA VIRTEX-4LX 1513FFBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-4 LX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*