- 您現(xiàn)在的位置：買賣IC網 > PDF目錄359423 > VS6724 (意法半導體) 2 Megapixel single-chip camera module PDF資料下載
參數(shù)資料
| 型號： | VS6724 |
| 廠商： | 意法半導體 |
| 英文描述： | 2 Megapixel single-chip camera module |
| 中文描述： | 兩百萬像素的單芯片相機模塊 |
| 文件頁數(shù)： | 29/118頁 |
| 文件大?。?/td> | 1200K |
| 代理商： | VS6724 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
VS6724
Functional description
29/118
2.9.2
Line / frame blanking data
The values which are output during line and frame blanking are an alternating pattern of
0x10 and 0x80 by default. These values may be changed by writing to the BlankData_MSB
and BlankData_LSB registers in the
Dither control
bank.
2.9.3
YCbCr 4:2:2 data format
YCbCr 422 data format requires 4 bytes of data to represent 2 adjacent pixels. ITU601-656
defines the order of the Y, Cb and Cr components as shown in
Figure 13
.
Figure 13.
Standard Y Cb Cr data order
The VS6724 bYCbCrSetup register can be programmed to change the order of the
components as follows:
Figure 14. Y Cb Cr data swapping options register bYCbCrSetup
2.9.4
YCbCr 4:0:0
The ITU protocol allows the encapsulation of various data formats over the link. The
following data formats are also proposed encapsulated in ITU601-656 protocol:
YCbCr 4:0:0 - luminance data channel
●
This is done as described in
Figure 15
. In this output mode the output data per pixel is a
single byte. Therefore the output PCLK and data rate is halved.
It is possible to reverse the overall bit order of the component through a register
programming.
0
0
0
0
X
Y
EAV Code
F
F
START OF DIGITAL ACTIVE LINE
HSYNC SIGNAL
8
0
1
0
Cb
Cr
Y
Y
Cb
Cr
Y
Y
Cb
Cr
Y
Y
4-data
packet
Y
C
1
0
1
1
0
1
0
0
Cb
Cr
Y
Y
in 4-byte data packet
2nd
Components order
1st
3rd
4th
Cb
Y
Cr
Y
Cb
Cr
Y
Y
Cb
Y
Cr
Y
DEFAULT
B
B
相關PDF資料 |
PDF描述 |
|---|---|
| VS8002LC | Logic IC |
| VS8001FC | Logic IC |
| VS8001FI | Logic IC |
| VS8001LC | Logic IC |
| VS8001LI | Logic IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| VS6724P0FY | 制造商:STMicroelectronics 功能描述: |
| VS6724Q0FB | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 Megapixel single-chip camera module |
| VS6725 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 megapixel single-chip camera module |
| VS6725Q045 | 制造商:STMicroelectronics 功能描述: |
| VS6725XQ045/TR | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:2 megapixel single-chip camera module |
發(fā)布緊急采購，3分鐘左右您將得到回復。