
Examples
xxxii
6–20
6–21
6–22
6–23
7–1
7–2
7–3
7–4
7–5
7–6
7–7
8–1
8–2
8–3
8–4
8–5
8–6
8–7
8–8
8–9
8–10
8–11
8–12
8–13
9–1
9–2
9–3
9–4
10–1
12–2
13–1
Immediate Addressing
PC-Relative Addressing
FIR Filter Code Using Circular Addressing
Bit-Reversed Addressing Example
Repeat-Mode Control Algorithm
RPTB Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Incorrectly Placed Standard Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Incorrectly Placed Delayed Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Pipeline Conflict in a RPTB Instruction
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Incorrectly Placed Delayed Branches
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Delayed Branch Execution
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Standard Branch
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Delayed Branch Without Annul Option
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Using BcondAF and BcondAT Instructions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Write to an AR Followed by an AR for Address Generation
A Read of ARs Followed by ARs for Address Generation
Program Wait Until CPU Data Access Completes
Program Wait Due to Multicycle Access
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multicycle Program Memory Fetches
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Single Store Followed by Two Reads
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parallel Store Followed by Single Read
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Busy External Port
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multicycle Data Reads
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Conditional Calls and Traps
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Busy-Waiting Loop
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Task Counter Manipulation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Implementation of V(S)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Implementation of P(S)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Booting a ’C4x Multiprocessor System
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Communication Port Reset
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Maximum Frequency Timer Clock Setup
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6-18
6-19
6-31
6-32
7-4
7-4
7-6
7-7
7-7
7-10
7-10
8-5
8-6
8-7
8-8
8-9
8-11
8-12
8-12
8-13
8-14
8-15
8-16
8-16
9-42
9-42
9-43
9-43
10-17
12-10
13-16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .