
Figures
xxv
Contents
5–12
Extended-Precision Floating-Point Format Conversion to
Single-Precision Floating-Point Format
IEEE Single-Precision Std. 754 Floating-Point Format
’C4x Single-Precision Twos-Complement Floating-Point Format
Flowchart for Floating-Point Multiplication
Flowchart for Floating-Point Addition
Flowchart for NORM Instruction Operation
Flowchart for Floating-Point Rounding by the RND Instruction
Flowchart for Floating-Point-to-Integer Conversion by FIX Instruction
Flowchart for Integer-to-Floating-Point Conversion by FLOAT Instructions
RCPF Instruction Algorithm
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
RSQRF Instruction Algorithm
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Direct Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indirect Addressing Operand Encoding
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Encoding for 24-Bit PC-Relative Addressing Mode
Encoding for General Addressing Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Encoding for Type 1 Three-Operand Addressing Modes (’C3x and ’C4x)
Encoding for Type 2 Three-Operand Addressing Modes (’C4x Only)
Encoding for Parallel Multiply With ADD/SUB
Encoding for Conditional-Branch Addressing Modes
Register Relationships in Circular Addressing
Circular Buffer Implementation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Circular Addressing Example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Data Structure for FIR Filters
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CALL Response Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupt-Vector Table (IVT)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
IIF Register Modification
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU Interrupt Processing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Flow of Traps
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Trap Vector Table (TVT)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMA Interrupt Processing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parallel CPU and DMA Interrupt Processing
Pipeline Structure
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Two-Operand Instruction Word
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Three-Operand Instruction Word
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Multiply or CPU Operation With a Parallel Store
Two Parallel Stores
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Parallel Multiplies and Adds
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Global and Local Memory Interface Control Signals
Location of the Memory-Interface Control Registers
Fields in the Memory-Interface Control Registers
Effects of STRB ACTIVE on Global Memory Bus Memory Map
STRBx PAGESIZE Fields Example
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
STRB and RDY Timing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5-12
5-13
5-13
5-20
5-24
5-27
5-30
5-32
5-33
5-34
5-37
6-5
6-6
6-20
6-22
6-24
6-24
6-24
6-26
6-28
6-29
6-30
6-31
7-14
7-16
7-18
7-19
7-24
7-25
7-27
7-28
8-3
8-20
8-20
8-21
8-22
8-23
9-3
9-7
9-7
9-12
9-13
9-16
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–13
5–14
5–15
5–16
5–17
5–18
5–19
5–20
5–21
5–22
6–1
6–2
6–3
6–4
6–5
6–6
6–7
6–8
6–9
6–10
6–11
6–12
7–1
7–2
7–3
7–4
7–5
7–6
7–7
7–8
8–1
8–2
8–3
8–4
8–5
8–6
9–1
9–2
9–3
9–4
9–5
9–6
. . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . .
. . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .