
PEB 3445 E
Data Sheet
6
2001-06-29
4.5.1.5
4.5.1.6
4.5.2
4.5.2.1
4.5.2.2
4.5.2.3
4.5.2.4
4.5.2.5
4.5.2.6
4.5.2.7
4.5.2.8
4.5.3
4.6
4.6.1
4.6.2
4.6.3
4.6.3.1
4.6.3.2
4.7
4.8
Loss of Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Performance Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
C-bit parity format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
Synchronization Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Multiplexer/Demultiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
X-bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Far End Alarm and Control Channel . . . . . . . . . . . . . . . . . . . . . . . . . 50
Loopback Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Alarm Indication Signal, Idle Signal . . . . . . . . . . . . . . . . . . . . . . . . . . 50
Loss of Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Performance Monitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
Full Payload Rate Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Signalling Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
C-bit Parity Path Maintenance Data Link Channel . . . . . . . . . . . . . . . . 53
Far End Alarm And Control Channel (BOM) . . . . . . . . . . . . . . . . . . . . . 53
Signalling controller FIFO operation . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Interrupt Driven Microprocessor Operation . . . . . . . . . . . . . . . . . . . . 55
DMA Supported Data Transmission . . . . . . . . . . . . . . . . . . . . . . . . . 58
Test Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
Interrupt Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
5
5.1
5.1.1
5.1.2
5.2
5.2.1
5.2.2
5.2.2.1
5.2.2.2
5.3
Interface Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Local Microprocessor Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Intel Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Motorola Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Serial Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
DS3 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
DS1/E1 Interface/DS3 System Interface . . . . . . . . . . . . . . . . . . . . . . . . 69
DS1/E1 Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
DS3 System Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
JTAG Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
6
6.1
6.2
Reset and Initialization procedure
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Chip Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Mode Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7
7.1
7.2
7.2.1
7.2.2
7.2.3
7.2.4
7.2.5
Register Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
DS3 Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
DS2 Control and Status Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Test Unit Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Test Unit Framer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Far End Alarm and Control Channel (BOM) Registers . . . . . . . . . . . . 160