參數(shù)資料
型號: TE3-MUX
廠商: INFINEON TECHNOLOGIES AG
元件分類: 通信及網(wǎng)絡(luò)
英文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述: Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
文件頁數(shù): 53/211頁
文件大?。?/td> 2567K
代理商: TE3-MUX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁
PEB 3445 E
Functional Description
Data Sheet
53
2001-06-29
4.6
Signalling Controller
The signalling controller provides access to the Far End Alarm and Control Channel and
to the C-bit Parity Path Maintenance Data Link Channel.
Note: The C-bit parity path maintenance data link channel and the far end alarm and
control channel support the same register structure. Registers assigned to the C-
bit parity path maintenance data link channel start with a ’P’, registers assigned to
the Far End Alarm and Control Channel start with a ’F’.
4.6.1
The TE3-MUX performs the FLAG generation, CRC generation, zero bit-stuffing and
programmable idle code generation. Buffering of transmit/receive data is done in 2x32
byte deep FIFOs.
The TE3-MUX additionally supports DMA support signals for operation of the C-bit parity
path maintenance data link channel.
C-bit Parity Path Maintenance Data Link Channel
Shared Flags
The closing flag of a previously transmitted frame simultaneously becomes the opening
flag of the following frame if there is one to be transmitted. The shared flag feature is
enabled by setting PXCR.SF.
CRC check
As an option in HDLC mode the internal handling of received and transmitted CRC
checksum can be influenced via control bits PRCFG.CRCDIS and PXCFG.DISCRC.
Receive Direction
The received CRC checksum is always assumed to be in the last two bytes of a frame,
immediately preceding a closing flag. If PRCFG.CRCDIS is set, the received CRC
checksum will be written to the receive FIFO where it precedes the frame status byte.
The received CRC checksum is additionally checked for correctness.
Transmit Direction
If PXCFG.DISCRC is set, the CRC checksum is not generated internally. The
checksum has to be provided via the transmit FIFO (PXFF.XFIFO) as the last two
bytes. The transmitted frame will only be closed automatically with a (closing) flag.
4.6.2
The BOM controller supports the Far End Alarm and Control Channel according to ANSI
T1.404.
Far End Alarm And Control Channel (BOM)
相關(guān)PDF資料
PDF描述
TEA1085 Listening-in circuit for line-powered telephone sets
TEA1085A Listening-in circuit for line-powered telephone sets
TEA1085AT Listening-in circuit for line-powered telephone sets
TEA1085T Listening-in circuit for line-powered telephone sets
TEA1093 Hands-free IC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TE3Q0TREB2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk
TE3Q0TRPJ1000J 制造商:Vishay Angstrohm 功能描述:Ind Filter Toroid 100uH 5% RDL Bulk 制造商:Vishay Dale 功能描述:IND FLTR WW 100UH 5% TRD - Bulk
TE3Q0TRPJ1100J 制造商:Vishay Dale 功能描述:TE-3Q0TR 110 5% P09 - Bulk
TE3Q0TRPJ2201G 制造商:Vishay Dale 功能描述:IND FLTR WW 2.2K UH 2% TRD - Bulk