參數(shù)資料
型號(hào)： SSTUB32866BHLFT
廠(chǎng)商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 15/28頁(yè)
文件大?。?/td> 0K
描述： IC REGIST BUFF 25BIT DDR2 96-BGA
標(biāo)準(zhǔn)包裝： 2,500
邏輯類(lèi)型： 1:1、1:2 可配置寄存緩沖器，帶奇偶位
電源電壓： 1.7 V ~ 1.9 V
位數(shù)： 25，14
工作溫度： 0°C ~ 70°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 96-LFBGA
供應(yīng)商設(shè)備封裝： 96-CABGA（13.5x5.5）
包裝： 帶卷 (TR)
22
ICSSSTUB32866B
Advance Information
1165A—3/21/07
Switching Characteristics
(over recommended operating free-air temperature range, unless otherwise noted)
Symbol
Parameter
Measurement
Conditions
MIN
MAX
Units
fmax
Max input clock frequency
410
MHz
tPDM
Propagation delay, single
bit switching
CK
↑ to CK↓ QN
1.1
1.9
ns
tPD
Propagation delay
CK
↑ to CK↓ to PPO
0.5
1.8
ns
tLH
Low to High propagation
delay
1.2
3
ns
tHL
High to low propagation
delay
12.4
ns
tPDMSS
Propagation delay
simultaneous switching
CK
↑ to CK↓ QN
-
2
ns
tPHL
High to low propagation
delay
RESET ↓ to QN↓
3ns
tPHL
High to low propagation
delay
RESET ↓ to PPO↓
3ns
tPLH
Low to High propagation
delay
RESET ↓ to QERR↑
3ns
2. Guaranteed by design, not 100% tested in production.
CK
↑ to CK↓ to QERR
Timing Requirements
(over recommended operating free-air temperature range, unless otherwise noted)
MIN
MAX
fclock
Clock frequency
410
MHz
tW
Pulse duration, CK,
CK HIGH or LOW
1
ns
tACT
Differential inputs active time (See Notes 1 and 2)
10
ns
tINACT
Differential inputs inactive time (See Notes 1 and 3)
15
ns
tsu
Setup time
DCS before CK↑, CK↓,
CSR high; CSR before CK↑,
CK
↓, DCS high
0.8
ns
tsu
Setup time
DCS before CK↑, CK↓,
CSR low
0.5
ns
tsu
Setup time
DODT, DCKE and data before
CK
↑, CK↓
0.5
ns
tsu
Setup time
PAR_IN before CK
↑, CK↓
0.5
ns
Hold time
DCS, DODT, DCKE and Q
after CK
↑, CK↓
0.4
ns
Hold time
PAR_IN after CK
↑, CK↓
0.4
ns
1 - Guaranteed by design, not 100% tested in production.
2 - For data signal input slew rate of 1V/ns.
4 - CLK/
CLK signal input slew rate of 1V/ns.
SYMBOL
Notes:
tH
3 - For data signal input slew rate of 0.5V/ns and < 1V/ns.
VDD = 1.8V ±0.1V
UNITS
PARAMETERS
相關(guān)PDF資料
PDF描述
SSTUB32872AHMLF IC REGIST BUFF 28BIT DDR2 96-BGA
SSTUB32S868DHLFT IC REGIST BUFF 25BIT DDR2 176BGA
SSTV16857CGT IC REGIST BUFF 14BIT DDR 48TSSOP
SSTV16859CKLFT IC BUS DVR UNIV 13-26BIT 56VFQFN
SSTVA16859BKLFT IC BUFFER DDR 13-26BIT 56VFQFPN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SSTUB32866CHLF 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
SSTUB32866CHLFT 功能描述:IC REGIST BUFF 25BIT DDR2 96-BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 邏輯 - 專(zhuān)用邏輯 系列:- 產(chǎn)品變化通告:Product Discontinuation 25/Apr/2012 標(biāo)準(zhǔn)包裝:1,500 系列:74SSTV 邏輯類(lèi)型:DDR 的寄存緩沖器 電源電壓:2.3 V ~ 2.7 V 位數(shù):14 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:48-TFSOP（0.240"，6.10mm 寬） 供應(yīng)商設(shè)備封裝:48-TSSOP 包裝:帶卷 (TR)
SSTUB32866EC/G 制造商:PHILIPS 制造商全稱(chēng):NXP Semiconductors 功能描述:1.8 V 25-bit 1 : 1 or 14-bit 1 : 2 configurable registered buffer with parity for DDR2-800 RDIMM applications
SSTUB32866EC/G,518 功能描述:寄存器 1.8V CONFG RoHS:否 制造商:NXP Semiconductors 邏輯類(lèi)型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
SSTUB32866EC/G-T 功能描述:寄存器 1.8V CONFG REG BUF/DDR2-800 RoHS:否 制造商:NXP Semiconductors 邏輯類(lèi)型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠(chǎng)商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*