- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98082 > SL28505ALC PROC SPECIFIC CLOCK GENERATOR, QCC64 PDF資料下載
參數(shù)資料
| 型號： | SL28505ALC |
| 元件分類： | 時鐘產(chǎn)生/分配 |
| 英文描述： | PROC SPECIFIC CLOCK GENERATOR, QCC64 |
| 封裝： | 9 X 9 MM, 0.50 MM PITCH, ROHS COMPLIANT, QFN-64 |
| 文件頁數(shù)： | 9/28頁 |
| 文件大?。?/td> | 312K |
| 代理商： | SL28505ALC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當(dāng)前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
SL28505
Rev 1.0 April 24, 2008
Page 17 of 28
PCI_STP# Assertion
The PCI_STP# signal is an active LOW input used to synchro-
nously stop and start the PCI outputs while the rest of the clock
generator continues to function. The set-up time for capturing
PCI_STP# going LOW is 10 ns (tSU). (See Figure 7.) The PCIF
clocks will not be affected by this pin if their corresponding
control bit in the SMBus register is set to allow them to be free
running.
PCI_STP# Deassertion
The deassertion of the PCI_STP# signal causes all PCI and
stoppable PCIF clocks to resume running in a synchronous
manner within two PCI clock periods after PCI_STP# transi-
tions to a HIGH level.
PD_RESTORE
If a ‘0’ is set for Byte 0 bit 0 then, upon assertion of PWRDWN#
LOW, the SL28505 will initiate a full reset. The results of this
will be that the clock chip will emulate a cold power on start
and go to the ‘Latches Open’ state. If the PD_RESTORE bit is
set to a ‘1’ then the configuration is stored upon PWRDWN#
asserted LOW. Note that if the iAMT bit, Byte 0 bit 3, is set to
a ‘1’ then the PD_RESTORE bit must be ignored. In other
words, in Intel iAMT mode, PWRDWN# reset is not allowed.
Tsu
PC I_STP#
PC I_F
PC I
S R C 1 00M H z
Figure 7. PCI_STP# Assertion Waveform
PCI_STP#
PCI_F
PCI
SRC 100MHz
Tsu
Tdrive_SRC
Figure 8. PCI_STP# Deassertion Waveform
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SL28506BZC-2T | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| SL28506BOC-2 | PROC SPECIFIC CLOCK GENERATOR, PDSO56 |
| SL28506BZIT | 400 MHz, PROC SPECIFIC CLOCK GENERATOR, PDSO64 |
| SL28548ALC-2T | PROC SPECIFIC CLOCK GENERATOR, QCC64 |
| SL28610BLC | 100 MHz, PROC SPECIFIC CLOCK GENERATOR, QCC48 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SL28506BZC | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v1.1 PCIe Gen2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28506BZC-2 | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v1.1 PCIe Gen2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28506BZC-2T | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v1.1 PCIe Gen2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28506BZCT | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v1.1 PCIe Gen2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| SL28506BZI | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 CK505 v1.1 PCIe Gen2 RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。