JP < 3200 Hz — 0.05 0.1 dB Wander/Jitter at 3200 H" />
參數(shù)資料
型號： SI5321-G-BC
廠商： Silicon Laboratories Inc
文件頁數(shù)： 4/34頁
文件大小： 0K
描述： IC PREC CLOCK MULTIPLIER 63CBGA
標(biāo)準(zhǔn)包裝： 260
系列： DSPLL®
類型： 時鐘乘法器
PLL： 是
輸入： LVTTL
輸出： CML
電路數(shù)： 1
比率 - 輸入:輸出： 1:1
差分 - 輸入:輸出： 是/是
頻率 - 最大： 2.8GHz
除法器/乘法器： 是/是
電源電壓： 3.135 V ~ 3.465 V
工作溫度： -20°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 63-CBGA
供應(yīng)商設(shè)備封裝： 63-CBGA（9x9）
包裝： 托盤
其它名稱： 336-1274
Si5321
12
Rev. 2.5
Wander/Jitter Transfer Peaking
JP
< 3200 Hz
—
0.05
0.1
dB
Wander/Jitter at 3200 Hz Bandwidth
(BWSEL[1:0] = 00 and BWBOOST= 0; FXDDELAY = 1)
Jitter Tolerance (see Figure 7)
JTOL(PP)
f= 32 Hz
1000
—
—ns
f= 320Hz
100
—
—ns
f = 3200 Hz
10
—
—ns
CLKOUT RMS Jitter Generation
FEC[2:0] = 000
JGEN(RMS)
12 kHz to 20 MHz
—
0.9
1.1
ps
50 kHz to 80 MHz
—
0.3
0.4
ps
CLKOUT RMS Jitter Generation
FEC[2:0] = 001, 010, 100,101, 110, 111
JGEN(RMS)
12 kHz to 20 MHz
—
0.85
1.1
ps
50 kHz to 80 MHz
—
0.3
0.49
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 000
JGEN(PP)
12 kHz to 20 MHz
—
7.1
10.0
ps
50 kHz to 80 MHz
—
3.2
5.0
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 001, 010, 100,101, 110, 111
JGEN(PP)
12 kHz to 20 MHz
—
6.6
11.0
ps
50 kHz to 80 MHz
—
3.2
5.5
ps
Jitter Transfer Bandwidth (see Figure 6)
FBW
BW = 3200 Hz
—
3200
—Hz
Wander/Jitter Transfer Peaking
JP
< 3200 Hz
—
0.05
0.1
dB
Wander/Jitter at 6400 Hz Bandwidth
(BWSEL[1:0] = 00 and BWBOOST = 1; FXDDELAY = 1)
Jitter Tolerance (see Figure 7)
f = 64 Hz
500
—
ns
f= 640Hz
50
—
ns
f = 6400 Hz
5
—
ns
CLKOUT RMS Jitter Generation
FEC[2:0] = 000
JGEN(RMS)
12 kHz to 20 MHz
—
0.75
0.95
ps
50 kHz to 80 MHz
—
0.27
0.35
ps
CLKOUT Peak-Peak Jitter Generation
FEC[2:0] = 000
JGEN(PP)
12 kHz to 20 MHz
—
6.1
10.0
ps
50 kHz to 80 MHz
—
3.1
5.0
ps
Jitter Transfer Bandwidth (see Figure 6)
FBW
BW = 6400 Hz
—
6400
—
Hz
Wander/Jitter Transfer Peaking
JP
< 6400 Hz
—
0.05
0.1
dB
Table 4. AC Characteristics (PLL Performance Characteristics) (Continued)
(VDD33 =3.3 V ±5%, TA =–20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max Unit
Notes:
1. Higher PLL bandwidth settings provide smaller clock output wander with temperature gradient.
2. For reliable device operation, temperature gradients should be limited to 10 °C/min.
3. Telcordia GR-1244-CORE requirements specify maximum phase transient slope during clock rearrangement in terms
of nanoseconds per millisecond. The equivalent ps/
μs unit is used here since the maximum phase transient magnitude
for the Si5321 (tPT_MTIE) never reaches one nanosecond.
相關(guān)PDF資料
PDF描述
SI5321-H-BL IC CLOCK MULT SONET/SDH 63-PBGA
SI5322-B-GM IC PREC CLOCK MULTIPLIER 36QFN
SI5323-B-GM IC MULTIPLIER/ATTENUATOR 36QFN
SI5325A-C-GM IC UP-PROG CLK MULTIPLIER 36-QFN
SI5326A-C-GM IC ANY-RATE MULTI/ATTEN 36-QFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SI5321-G-XC2 制造商:Silicon Laboratories Inc 功能描述:
Si5321-H-BL 功能描述:時鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precisn Clock Multiplr RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
Si5321-H-GL 功能描述:時鐘發(fā)生器及支持產(chǎn)品 SONET/SDH Precisn Clock Multiplr RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
SI5321-H-ZL2 制造商:Silicon Laboratories Inc 功能描述:
Si5321-XLNX-DC 功能描述:子卡和OEM板 Silabs/Xilinx Ref Design RoHS:否 制造商:BeagleBoard by CircuitCo 產(chǎn)品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*