- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98079 > SED1330FBB 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 PDF資料下載
參數(shù)資料
| 型號： | SED1330FBB |
| 元件分類： | 顯示控制器 |
| 英文描述： | 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 |
| 封裝： | PLASTIC, QFP6-60 |
| 文件頁數(shù)： | 2/14頁 |
| 文件大?。?/td> | 67K |
| 代理商： | SED1330FBB |
134
Signal
Parameter
Symbol
Rating
Unit
Remark
Min
Max
EXT
φ0
Clock cycle
tC
100
—
ns
Rising time
tr
—35
ns
Falling time
tf
—35
ns
XSCL
Shift clock cycle time
tCX
4tC
—ns
XSCL clock pulse width
tWX
tCX2 – 80
—
ns
XD0 to XD3
X-data hold time
tDH
tCX2 – 100
—
ns
X-data setup time
tDS
tCX2 – 100
—
ns
LP
Latch data setup time
tLS
tCX2 – 100
—
ns
LP signal pulse width
tWL
tCX4 – 80
—
ns
VDD = 5.0V
± 10%
XECL setup time
tL1
tCX3 – 100
—
ns
CL = 150F
XECL data hold time
tL2
tC – 30
—
ns
XECL
Enable setup time
tS1
tC – 30
—
ns
Enable delay time
tS1
tC – 30
—
ns
XECL clock pulse width
tWXE
tCX3 – 80
—
ns
WF
Time allowance of WF delay
tDF
—
100
ns
YSCL
LP delay time against YSCL
tLD
tCX4 – 100
—
ns
YSCL clock pulse width
tWY
tCX4 – 80
—
ns
YD
Y-data hold time
tDHY
tCX6 – 100
—
ns
SED1330
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SED1335FOA | DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1336F0A | 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1345F0A | 640 X 480 DOTS CRT TO LCD CONV DSPL CTLR, PQFP80 |
| SED1351F0A | 1024 X 512 DOTS DOT MAT LCD DSPL CTLR, PQFP100 |
| SED1351F0A | DOT MAT LCD DSPL CTLR, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SED1335 | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS GRAPHIC LCD CONTROLLER |
| SED1335D0A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335F | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335F0A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。