- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98079 > SED1330FBB 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 PDF資料下載
參數(shù)資料
| 型號： | SED1330FBB |
| 元件分類： | 顯示控制器 |
| 英文描述： | 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 |
| 封裝： | PLASTIC, QFP6-60 |
| 文件頁數(shù)： | 13/14頁 |
| 文件大?。?/td> | 67K |
| 代理商： | SED1330FBB |
132
° Display Memory WRITE Timing
Signal
Parameter
Symbol
Rating
Unit
Remark
Min
Max
EXT
φ0
Clock cycle
tC
100
—
ns
VCE
VCE HIGH-level pulse width
tW
tC – 40
—
ns
VCE LOW-level pulse width
tCE
2tC – 40
—
ns
Write cycle time
tCYW
3tC
—ns
VCE address hold time (fall)
tAHC
2tC – 40
—
ns
VA0 to VA15
VCE address setup time (fall)
tASC
tC – 55
—
ns
VCE address hold time (rise)
tCA
5—
ns
CL = 100 pF
VR/W address setup time (fall)
tAS
0—
ns
+ 1TTL
VR/W address hold time (rise)
tAH2
15
—
ns
VR/W
VCE write setup time (fall)
tWSC
tC – 55
—
ns
VCE write hold time (fall)
tWHC
2tC – 40
—
ns
VCE data input setup time (fall)
tDSC
tWSC – 10
—
ns
VD0 to VD7
VCE data input hold time (fall)
tDHC
2tC – 30
—
ns
VR/W data hold time (rise)
tDH2
10*
50
ns
* Lines VD0 to VD7 are latched.
SED1330
tWSC
tC
tCE
tCYW
tAH2
tCA
tOH2
tASC
tWHC
tAS
tOHC
tOSC
tAHC
tW
EXT
φO
VCE
VA0~VA15
VR/W
VD0~VD7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SED1335FOA | DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1336F0A | 640 X 256 DOTS DOT MAT LCD DSPL CTLR, PQFP60 |
| SED1345F0A | 640 X 480 DOTS CRT TO LCD CONV DSPL CTLR, PQFP80 |
| SED1351F0A | 1024 X 512 DOTS DOT MAT LCD DSPL CTLR, PQFP100 |
| SED1351F0A | DOT MAT LCD DSPL CTLR, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SED1335 | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335-1 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS GRAPHIC LCD CONTROLLER |
| SED1335D0A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335F | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
| SED1335F0A | 制造商:EPSON 制造商全稱:EPSON 功能描述:LCD Controller ICs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。