- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374698 > SAB82532N (SIEMENS A G) ICs for Communications PDF資料下載
參數(shù)資料
| 型號： | SAB82532N |
| 廠商： | SIEMENS A G |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | ICs for Communications |
| 中文描述： | 2 CHANNEL(S), 2M bps, SERIAL COMM CONTROLLER, PQCC68 |
| 文件頁數(shù)： | 193/272頁 |
| 文件大小： | 4055K |
| 代理商： | SAB82532N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁當前第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
SAB 82532/SAF 82532
ASYNC Mode
Detailed Register Description
Semiconductor Group
193
07.96
Interrupt Status Register 1 (ISR1)
Access: read
address: ch-A: 3B
H
ch-B: 7B
H
Value after RESET: 00
H
All bits are reset when ISR1 is read. Additionally, XPR is reset when the corresponding
interrupt vector is output.
Note: If bit IPC:VIS is set ‘1’, interrupt statuses in ISR1 may be flagged although they are
masked via register IMR1. However, these masked interrupt statuses neither
generate an interrupt vector or a signal on INT, nor are visible in register GIS.
PLLA…
DPLL Asynchronous
This bit is only valid when the receive clock is supplied by the
DPLL and FM0, FM1 or Manchester data encoding is selected.
It is set when the DPLL has lost synchronization. Reception is
disabled (IDLE is inserted) until synchronization has been
regained. Additionally, transmission is also interrupted if the
transmit clock is derived from the DPLL.
Carrier Detect Status Change
Indicates that a state transition has occurred on CD. The actual
state of CD can be read from the VSTR register.
Receive FIFO Overflow
This interrupt is generated if RFIFO is full and a further character
is received. This interrupt can be used for statistical purposes and
indicates that the CPU does not respond quickly enough to an
RPF or TCD interrupt.
Receive Pool Full
This bit is set if RFIFO is filled with data (character and optional
status information) up to the programmed threshold level.
Note: This interrupt is only generated in Interrupt Mode.
CDSC …
RFO …
RPF …
7
0
ISR1
BRK
BRKT
ALLS
XOFF
TIN
CSC
XON
XPR
相關PDF資料 |
PDF描述 |
|---|---|
| SAB82532N-10 | ICs for Communications |
| SAF82532 | ICs for Communications |
| SAF82532N-10 | ICs for Communications |
| SAB82532H-10 | ICs for Communications |
| SAFC161U | Embedded C166 with USB, USART and SSC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| SAB82532N V2.2 | 制造商:Siemens 功能描述: |
| SAB82532N-10 | 制造商:Siemens 功能描述:2 CHANNEL(S), 10M BPS, MULTI PROTOCOL CONTROLLER, PQCC68 |
| SAB82532N10V2.2 | 制造商:Infineon Technologies AG 功能描述: |
| SAB82532N-10V2.2 | 制造商:Siemens 功能描述:2 CHANNEL(S), 10M BPS, MULTI PROTOCOL CONTROLLER, PQCC68 |
| SAB82532N-10V3.2A | 制造商:Siemens 功能描述:Part Number Only |
發(fā)布緊急采購，3分鐘左右您將得到回復。