- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368612 > S5N8950 (SAMSUNG SEMICONDUCTOR CO. LTD.) G.dmt ADSL Transceiver for CO and CPE PDF資料下載
參數(shù)資料
| 型號： | S5N8950 |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | G.dmt ADSL Transceiver for CO and CPE |
| 中文描述： | G.dmt寬帶收發(fā)器對CO和CPE |
| 文件頁數(shù)： | 15/19頁 |
| 文件大小： | 203K |
| 代理商： | S5N8950 |
S5N8950
G.dmt ADSL Transceiver for CO and CPE
CONFIDENTIAL
Preliminary Information ( Rev 1.2 )
Parameter
t
1
t
2
t
3
t
4
t
5
t
6
Description
Min
0
0
Max
Unit
§ à
§ à
§ à
§ à
§ à
§ à
H_ADDR setup to H_CSN
↓
H_CSN
↓
before H_RDN
↓
H_DATA valid from H_RDN
↓
H_CSN
↑
from H_RDN
↑
H_READY
↓
from H_RDN
↓
H_DATA hold after H_RDN
↑
170
0
0
20
5
Table 8: Intel read cycle timing table.
5.6 Intel Write Cycle Timing Information
Figure 9: Intel write cycle timing diagram.
Parameter
t
1
t
2
t
3
t
4
t
5
t
6
Description
Min
0
0
Max
Unit
§ à
§ à
§ à
§ à
§ à
§ à
H_ADDR setup to H_CSN
↓
H_CSN
↓
before H_WRN
↓
H_DATA valid from H_WRN
↓
H_CSN
↑
from H_WRN
↑
H_READY
↓
from H_WRN
↓
H_DATA hold after H_WRN
↑
50
0
0
5
20
Table 9: Intel write cycle timing table.
H_DATA[15:0]
H_ADDR[9:0]
H_CSN
H_WRN
H_READY
t
1
t
3
t
6
VALID
t
2
t
4
t
5
相關PDF資料 |
PDF描述 |
|---|---|
| S5N8951 | G.dmt ADSL Analog Front End IC |
| S5N8951X | G.dmt ADSL Analog Front End IC |
| S5N8952 | ADSL Transceiver for NIC |
| S5N8952X | ADSL Transceiver for NIC |
| S5T8610 | DIGITAL CLP MODEM WITH ADPCM CODEC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| S5N8951 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:G.dmt ADSL Analog Front End IC |
| S5N8951X | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:G.dmt ADSL Analog Front End IC |
| S5N8952 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:ADSL Transceiver for NIC |
| S5N8952X | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:ADSL Transceiver for NIC |
| S5-P | 制造商:TURCK Inc 功能描述:Relay, Socket, Releco S5-P, 3 Pole, 11 Contact, PCB Mount, R4518 |
發(fā)布緊急采購，3分鐘左右您將得到回復。