- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄15768 > RD3152MMA7260Q (Freescale Semiconductor)BOARD REF 3-AXIS ACCELEROMETER PDF資料下載
參數(shù)資料
| 型號(hào)： | RD3152MMA7260Q |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 43/232頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD REF 3-AXIS ACCELEROMETER |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | ZSTAR |
| 傳感器類型： | 加速計(jì)，3 軸 |
| 傳感范圍： | ±1.5g，2g，4g，6g |
| 接口： | 模擬 |
| 靈敏度： | 800、600、300 或 200 mV/g |
| 電源電壓： | 2.2 V ~ 3.6 V |
| 嵌入式： | 是，MCU，8 位 |
| 已供物品： | 2 個(gè)板，電池，CD |
| 已用 IC / 零件： | MMA7260，MC68HC908JW32 |
| 相關(guān)產(chǎn)品： | MMA6281QR2CT-ND - IC ACCELEROMETER XZ AXIS 16-QFN MMA7261QR2CT-ND - SENSOR ACCEL 3-AXIS +/-2.5 16QFN MMA6271QR2DKR-ND - IC ACCELEROMETER XY AXIS 16-QFN MMA6271QR2CT-ND - IC ACCELEROMETER XY AXIS 16-QFN MMA6281QT-ND - IC ACCELEROMETER XZ AXIS 16-QFN MMA6281QR2TR-ND - IC ACCELEROMETER XZ AXIS 16-QFN MMA6280QT-ND - IC ACCELEROMETER XZ AXIS 16-QFN MMA7261QT-ND - IC ACCELEROMETER XYZ AXIS 16-QFN MMA6271QR2TR-ND - IC ACCELEROMETER XY AXIS 16-QFN MMA6271QT-ND - IC ACCELEROMETER XY AXIS 16-QFN 更多... |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁當(dāng)前第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁
Interrupts
MC68HC908JW32 Data Sheet, Rev. 6
Freescale Semiconductor
137
NOTE
To prevent bus contention with another master SPI after a mode fault error,
clear all SPI bits of the data direction register of the shared I/O port before
enabling the SPI.
When configured as a slave (SPMSTR = 0), the MODF flag is set if SS goes high during a transmission.
When CPHA = 0, a transmission begins when SS goes low and ends once the incoming SPSCK goes
back to its idle level following the shift of the eighth data bit. When CPHA = 1, the transmission begins
when the SPSCK leaves its idle level and SS is already low. The transmission continues until the SPSCK
returns to its idle level following the shift of the last data bit. (See 10.5 Transmission Formats.)
NOTE
Setting the MODF flag does not clear the SPMSTR bit. The SPMSTR bit
has no function when SPE = 0. Reading SPMSTR when MODF = 1 shows
the difference between a MODF occurring when the SPI is a master and
when it is a slave.
When CPHA = 0, a MODF occurs if a slave is selected (SS is at logic 0) and
later unselected (SS is at logic 1) even if no SPSCK is sent to that slave.
This happens because SS at logic 0 indicates the start of the transmission
(MISO driven out with the value of MSB) for CPHA = 0. When CPHA = 1, a
slave can be selected and then later unselected with no transmission
occurring. Therefore, MODF does not occur since a transmission was
never begun.
In a slave SPI (MSTR = 0), the MODF bit generates an SPI receiver/error CPU interrupt request if the
ERRIE bit is set. The MODF bit does not clear the SPE bit or reset the SPI in any way. Software can abort
the SPI transmission by clearing the SPE bit of the slave.
NOTE
A logic 1 voltage on the SS pin of a slave SPI puts the MISO pin in a high
impedance state. Also, the slave SPI ignores all incoming SPSCK clocks,
even if it was already in the middle of a transmission.
To clear the MODF flag, read the SPSCR with the MODF bit set and then write to the SPCR register. This
entire clearing mechanism must occur with no MODF condition existing or else the flag is not cleared.
10.8 Interrupts
Four SPI status flags can be enabled to generate CPU interrupt requests.
Table 10-2. SPI Interrupts
Flag
Request
SPTE
Transmitter empty
SPI transmitter CPU interrupt request
(SPTIE = 1, SPE = 1)
SPRF
Receiver full
SPI receiver CPU interrupt request
(SPRIE = 1)
OVRF
Overow
SPI receiver/error interrupt request (ERRIE = 1)
MODF
Mode fault
SPI receiver/error interrupt request (ERRIE = 1)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 1300060737 | CORDSET FEMALE 12' 16/4 PVC |
| NBSG53ABAEVB | BOARD EVAL BBG NBSG53ABA |
| NBSG16BAEVB | BOARD EVALUATION BBG NBSG16BA |
| 1300060241 | CORDSET FEMALE 20' 16/3 PVC |
| 1300100221 | CORDSET MALE-FEMALE 6' 16/3 PVC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| RD316 | 制造商:UNK 功能描述: |
| RD316T93W | 制造商:Eaton Corporation 功能描述:RD 3P 1600A W/DIGITRIP 910 TRIP UNIT W/LS FUNCTION |
| RD316WK | 制造商:Eaton Corporation 功能描述:3 Pole 1600 Amp Molded Case Switch |
| RD317 | 制造商:Intel 功能描述:CRD,PLN,PE6800,800T |
| RD3172MMA7455L | 功能描述:加速傳感器開發(fā)工具 EVAL BD FOR MMA7455L RoHS:否 制造商:Murata 工具用于評(píng)估:SCA3100-D04 加速:2 g 傳感軸:Triple Axis 接口類型:SPI 工作電壓:3.3 V |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。