- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368232 > PSD813FH Field Programmble Microcontroller Peripherals With Flash Memory(帶閃存的現(xiàn)場可編程微控制器) PDF資料下載
參數(shù)資料
| 型號： | PSD813FH |
| 英文描述： | Field Programmble Microcontroller Peripherals With Flash Memory(帶閃存的現(xiàn)場可編程微控制器) |
| 中文描述： | 場可編程微控制器外圍設(shè)備與快閃記憶體（帶閃存的現(xiàn)場可編程微控制器） |
| 文件頁數(shù)： | 49/83頁 |
| 文件大小： | 369K |
| 代理商： | PSD813FH |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁當(dāng)前第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
Prelimnary
PSD813FN/FH
49
Oher Features
Page Register
The four-bit Page Register increases the addressing capability of the microcontroller by a
factor of 16. The contents of the Register can also be read by the microcontroller. The
outputs of the Page Register (PGR0-PGR3) are inputs to the PLD and can be included in
the Flash, Boot EPROM, or SRAM chip select equations.
Figure 24 shows the Page Register. The four Flip-Flops in the Register are connected to the
internal data bus D0–D3. The microcontroller can write to or read from the Page Register.
The Register can operate as an independent register and used in general purpose logic if
page expansion is not needed.
RESET
D0-D3
R/W
D0
Q0
Q1
Q2
Q3
D1
D2
D3
PAGE
REG.
PGR0
PGR1
PGR2
DPLD
GPLD
ECSPLD
RS0,
CSBOOT0-7,
FS0-7
PLD
Figure 22. Page Register
Reset Input
The PSD813FN/FH has an active low reset input which loads internal configurations and
clear some of the registers. Figure 33 shows the reset timing requirement. The active low
range has a minimum t
NLNH
duration. After the rising edge of reset, the PSD813FN/FH
remains in the reset state during t
OPR
range. The device must be reset at power-up prior
to use. IMPORTANT: The PSD must be out of the reset condition prior to or concurrent with
the MCU coming out of reset.
While the reset input is active, the PLD is active and the outputs are determined by the
PSDabel equations. The chip status during reset and power down is shown in Table 30.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD82 | Three Phase Rectifier Bridges |
| PSD834F2V | Flash PSD, 3.3V Supply, for 8-bit MCUs 2 Mbit + 256 Kbit Dual Flash Memories and 64 Kbit SRAM(2M位+256K位雙路閃速存儲器和64K位靜態(tài)RAM,閃速PSD,3.3V電源,用于8位MCU.) |
| PSD834F2 | Flash In-System Programmable (ISP) Peripherals For 8-bit MCUs(用于8位MCUs的閃速ISP外圍) |
| PSD835G2 | Configurable Memory System on a Chip for 8-Bit Microcontrollers(8位微控制器片上存儲器可編程外設(shè)) |
| PSD835G2 | 100V 100kRad Hi-Rel Single N-Channel TID Hardened MOSFET in a TO-254AA Tabless package; Similar to IRHMJ57160 with optional Total Dose Rating of 1000kRads |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD813FH-15J | 制造商:WSI 功能描述: |
| PSD813FH-90J | 制造商:WSI 功能描述: |
| PSD813FN-15J | 制造商:WSI 功能描述: |
| PSD833F2-90J | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| PSD833F2-90JI | 功能描述:SPLD - 簡單可編程邏輯器件 5.0V 1M 90ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。