- 您現(xiàn)在的位置：買賣IC網 > PDF目錄368040 > PLB2224 24+2G Switch On a Chip with Embedded Memory PDF資料下載
參數(shù)資料
| 型號： | PLB2224 |
| 英文描述： | 24+2G Switch On a Chip with Embedded Memory |
| 中文描述： | 24第二代開關與嵌入式內存芯片 |
| 文件頁數(shù)： | 31/219頁 |
| 文件大小： | 2975K |
| 代理商： | PLB2224 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁
GREEN
PLB 2224
Functional Description
Data Sheet
31
2002-06-03
3.2
Functional Block Description
As shown in the Functional Block diagram in
Figure 10
, the PLB 2224 consists of seven
major blocks.
10 / 100 / 1000 Mbit/s Media Access Control MAC/GMAC,
Receive FIFO / Rx. control (RX),
Address Resolution Logic (ARL),
Packet & Queue manager (PQC),
TX (Transmit FIFO),
CPU (cpu subsystem),
Memory block (arbitration and storage).
3.2.1
10/100/1000 Mbit/s Media Access Control (GMAC/MAC)
The MAC on each port interfaces to the external PHY through the GMII/TBI in case of
Gigabit port & SMII in case of 10/100 Mbit/s ports. It receives packet data from PHY &
transmits them to PHY based on IEEE 802.3 specification. The Port stays disabled until
auto-negotiation & memory initialisation is done. Link, Speed & Duplex modes are polled
via the MDIO interface. The MAC supports full duplex & half duplex modes in 10/100
Mbit/s modes & supports only full duplex mode in Gigabit mode. IEEE 802.3x based flow
control is supported via pause frame generation & back pressure.
3.2.1.1
10/100 Ethernet Ports
The 10/100 ports (Fast Ethernet) support 10 or 100 Mbit/s speed, in either full or half
duplex transmission mode. The ports interface to the PHY devices through the SMII .
SMII is an industry standard serial interface that operates at 125 MHz. Using the MDIO
interface, each port is capable of carrying out auto-negotiation with the PHY device for
link speed and duplex mode. The speed and duplex mode of the port can also be set
using the CPU. The CPU can alter the speed and duplex settings by overwriting
configuration registers in the PHY devices using the MDIO bus.
The PLB 2224 provides three sync and three clock signals, allowing easy interface with
octal SMII PHY devices. Eight SMII ports share a sync signal (SMII_SYNC) and clock
signal (SMII_CLK) and also support Source Synchronous SMII where the interface can
also take in a clock (SMII_RCLK).
3.2.1.2
Gigabit Ethernet Ports
There are three possible modes of operation for the two gigabit ports on the PLB 2224.
Connecting to external gigabit PHY devices
The two gigabit Ethernet ports connect to PHY devices using either the GMII or TBI . The
GMII is used with PHY devices that provide the 8B/10B physical sublayer (PCS)
encoding – for example Broadcom’s BCM5400 and Level One’s LXT1000, while the TBI
相關PDF資料 |
PDF描述 |
|---|---|
| PLBYTEBLASTERCABLE | 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SO; No of Pins: 8; Temperature Range: -40°C to +85°C |
| PLC01-6 | 60MHz, Rail-to-Rail Output, 1.9nV/rtHz, 1.2mA Op Amp Family; Package: SSOP; No of Pins: 16; Temperature Range: 0°C to +70°C |
| PLC03-6 | 500mA, 200MHz xDSL Line Driver in 16-Lead SSOP Package; Package: SSOP; No of Pins: 16; Temperature Range: -40°C to +85°C |
| LCO3-6 | Direct ProTek Replacement:PLC03-6 |
| PLC16V8H35N | Dual 500mA, Differential xDSL Line Driver in 28-Lead TSSOP Package; Package: TSSOP; No of Pins: 28; Temperature Range: 0°C to +70°C |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PLB2224EV1.3 | 制造商:Rochester Electronics LLC 功能描述: |
| PLB24 | 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2) , 2400mm wide, Steel |
| P-LB24 | 制造商:Pentair Technical Products / Hoffman 功能描述:Lifting Bars (2) |
| PLB2800 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Configurable Ethernet Switch-on-a-Chip |
| PLB2S-C | 功能描述:電纜束帶 Double Loop Tie 7.6"L (193mm) Std RoHS:否 制造商:Phoenix Contact 產品:Cable Tie Mounts 類型:Adhesive 顏色:Black 材料:Acrylonitrile Butadiene Styrene (ABS) 長度:19 mm 寬度:19 mm 抗拉強度: |
發(fā)布緊急采購，3分鐘左右您將得到回復。