- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382386 > PDI1394P11ABD (NXP SEMICONDUCTORS) 3-port physical layer interface PDF資料下載
參數(shù)資料
| 型號： | PDI1394P11ABD |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 3-port physical layer interface |
| 中文描述： | 3 CHANNEL(S), 200M bps, SERIAL COMM CONTROLLER, PQFP64 |
| 封裝： | 10 X 10 MM, 1.40 MM HEIGHT, PLASTIC, SOT-314-2, LQFP-64 |
| 文件頁數(shù)： | 8/20頁 |
| 文件大?。?/td> | 135K |
| 代理商： | PDI1394P11ABD |
Philips Semiconductors
Preliminary specification
PDI1394P11A
3-port physical layer interface
1999 Mar 10
8
14.0
AC SWITCHING CHARACTERISTICS
SYMBOL
PARAMETER
MEASURED
TEST CONDITION
LIMITS
UNIT
MIN
TYP
MAX
Transmit jitter
TPA, TPB
±
0.25
±
0.15
ns
Transmit skew
Between TPA and TPB
ns
t
r
t
f
Transmit rise time
10% to 90%
R
L
= 56
, C
L
= 10 pF
R
L
= 56
, C
L
= 10 pF
2.2
ns
Transmit fall time
90% to 10%
2.2
ns
t
su
Dn, CTLn, LREQ input setup time
to SYSCLK
50% to 50%
See Figure 1
5
ns
t
H
Dn, CTLn, LREQ input hold time
from SYSCLK
50% to 50%
See Figure 1
2
ns
t
D
Delay time, SYSCLK to Dn, CTLn
50% to 50%
See Figure 2
2
13
ns
15.0
SWITCHING WAVEFORMS
SV00238
50%
50%
50%
t
SU
t
H
SYSCLK
Dn, CTLn, LREQ
Figure 1.
Dn, CTLn, LREQ input setup and hold times
SV00239
50%
t
D
SYSCLK
Dn, CTLn
50%
Figure 2.
Dn, CTLn, output delay relative to SYSCLK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PDI1394P25BY | 1-port 400 Mbps physical layer interface |
| PDI20AC1H0R | |
| PDI20AC1H0X | |
| PDI20AC1HR0 | |
| PDI20AC1HRX | |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PDI1394P11ABD-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver |
| PDI1394P11BD | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:3-port physical layer interface |
| PDI1394P11BD-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Transceiver |
| PDI1394P21 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:3-port physical layer interface |
| PDI1394P21BE | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:3-port physical layer interface |
發(fā)布緊急采購，3分鐘左右您將得到回復。