- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367820 > PCF88132DA (NXP Semiconductors N.V.) (67 + 1) x 102 pixels matrix LCD driver PDF資料下載
參數(shù)資料
| 型號： | PCF88132DA |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | (67 + 1) x 102 pixels matrix LCD driver |
| 中文描述： | （67 1）× 102像素矩陣LCD驅(qū)動器 |
| 文件頁數(shù)： | 41/72頁 |
| 文件大小： | 446K |
| 代理商： | PCF88132DA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
2004 Mar 05
41
Philips Semiconductors
Product specification
(67 + 1)
×
102 pixels matrix LCD driver
PCF8813
3-line and 4-line SPI and serial interface
; V
DD1
= 1.8 to 3.3 V; Figs 41 to 44; note 5
f
SCLK
T
cyc
t
PWH1
t
PWL1
t
PWH2
t
S1
t
H1
t
S2
t
H2
t
S3
t
H3
t
1
t
2
t
3
t
4
C
b
R
b
SCLK frequency
SCLK cycle time
SCLK pulse width HIGH
SCLK pulse width LOW
SCE minimum HIGH time
SDATA set-up time
SDATA hold time
SCE set-up time
SCE hold time
data/command set-up time
data/command hold time
SDOUT access time
SDOUT disable time
SCE hold time
SDOUT disable time
capacitive load for SDOUT
series resistance for SDOUT
111
45
45
50
50
50
60
45
50
50
50
9
80
80
80
30
500
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
pF
note 6
note 7
note 8
note 8
I
2
C-bus interface in Fast-mode
; V
DD1
= 1.7 to 3.3 V; Fig.45
f
SCL
t
LOW
t
HIGH
t
SU;DAT
t
HD;DAT
c
b
SCL clock frequency
SCL clock low period
SCL clock high period
data set-up time
data hold time
capacitive load represented by
each bus line
set-up time for a repeated START
condition
START condition hold time
set-up time for STOP condition
tolerable spike width on bus
0
1.3
0.6
100
0
400
0.9
400
kHz
μ
s
μ
s
ns
μ
s
pF
t
SU;STA
0.6
μ
s
t
HD;STA
t
SU;STO
t
SP
0.6
0.6
50
μ
s
μ
s
ns
note 9
I
2
C-bus interface in Hs-mode
; V
DD1
= 1.7 to 3.3 V; Fig.46
f
SCLH
t
SU;STA
SCLH clock frequency
set-up time (repeated) START
condition
hold time (repeated) START
condition
LOW period of the SCLH clock
HIGH period of the SCLH clock
data set-up time
0
160
-
3.4
MHz
ns
t
HD;STA
160
ns
t
LOW
t
HIGH
t
SU;DAT
160
60
10
ns
ns
ns
SYMBOL
PARAMETER
CONDITIONS
MIN.
TYP.
MAX.
UNIT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PCF8813U | (67 + 1) x 102 pixels matrix LCD driver |
| PCF8820 | 67 x 101 Grey-scale/ECB colour dot matrix LCD driver |
| PCF8820U | 67 x 101 Grey-scale/ECB colour dot matrix LCD driver |
| PCF8831 | STN RGB - 160 output row driver |
| PCF8831U | STN RGB - 160 output row driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PCF8813U | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:(67 + 1) x 102 pixels matrix LCD driver |
| PCF8820 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:67 x 101 Grey-scale/ECB colour dot matrix LCD driver |
| PCF8820U | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:67 x 101 Grey-scale/ECB colour dot matrix LCD driver |
| PCF8831 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:STN RGB - 160 output row driver |
| PCF8831U | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:STN RGB - 160 output row driver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。