- 您現(xiàn)在的位置：買賣IC網 > PDF目錄367700 > P60ARM-IG (Zarlink Semiconductor Inc.) Low power, general purpose 32-bit RISC microprocessor PDF資料下載
參數(shù)資料
| 型號： | P60ARM-IG |
| 廠商： | Zarlink Semiconductor Inc. |
| 英文描述： | Low power, general purpose 32-bit RISC microprocessor |
| 中文描述： | 低功耗，通用32位RISC微處理器 |
| 文件頁數(shù)： | 72/120頁 |
| 文件大小： | 1275K |
| 代理商： | P60ARM-IG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
P60ARM-B
68
Figure 31: Decoding Byte Accesses to Memory
5.3 Address timing
Normally the processor address changes during phase 2 to the value which the memory system should use
during the following cycle. This gives maximum time for driving the address to large memory arrays, and
for address translation where required. Dynamic memories usually latch the address on chip, and if the
latch is timed correctly they will work even though the address changes before the access has completed.
Static RAMs and ROMs will not work under such circumstances, as they require the address to be stable
until after the access has completed. Therefore, for use with such devices, the address transition must be
delayed until after the end of phase 2. An on-chip address latch, controlled by
timing to be modified in this way. In a system with a mixture of static and dynamic memories (which for
these purposes means a mixture of devices with and without address latches), the use of
dynamically from one cycle to the next, at the discretion of the memory system.
ALE
, allows the address
ALE
may change
5.4 Memory management
The ARM60 address bus may be processed by an address translation unit before being presented to the
memory, and ARM60 is capable of running a virtual memory system. The abort input to the processor may
be used by the memory manager to inform ARM60 of page faults. Various other signals enable different
page protection levels to be supported:
(1)
nRW
can be used by the memory manager to protect pages from being written to.
(2)
nTRANS
protect system pages from the user, or to support completely separate mappings for the system and
the user.
indicates whether the processor is in user or a privileged mode, and may be used to
A[0]
A[1]
nBW
MCLK
CAS
NCAS0
NCAS1
NCAS2
NCAS3
G
D
Q
Quad
Latch
相關PDF資料 |
PDF描述 |
|---|---|
| P60ARM-B | Low power, general purpose 32-bit RISC microprocessor |
| P60A | 60W DC-DC Converter P60A-Series |
| P60A12D05P | 60W DC-DC Converter P60A-Series |
| P60A12D12P | 60W DC-DC Converter P60A-Series |
| P60A12D15P | 60W DC-DC Converter P60A-Series |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| P-60AS/A18 | 功能描述:BATTERY NICAD 2/3A 600MAH W/TAB RoHS:否 類別:電池產品 >> 電池，充電式（蓄電池） 系列:- MSDS 材料安全數(shù)據(jù)表:Nickel Metal Hydride Battery MSDS 標準包裝:1,000 系列:TWICELL 電池化學:鎳金屬氫化物 電池大小:AAA 電壓 - 額定:1.2V 容量:930mAh 尺寸/尺寸:- 端接類型:焊片 放電速率:186mA 標準充電電流:100mA 標準充電時間:16小時 重量:0.029 磅（13.15g） 裝運信息:- 其它名稱:SY153T |
| P60AS302 | 制造商:APEM 功能描述: |
| P60AS632-8C | 制造商:NYLOK 功能描述: |
| P60AS701 | 功能描述:旋鈕開關 10POS BCD 0.15A 24V RoHS:否 制造商:C&K Components 位置數(shù)量:5 卡片組數(shù)量: 每卡片組極數(shù):2 電流額定值:250 mA 電壓額定值:125 V 指數(shù)角: 觸點類型: 觸點形式:DPST 端接類型:Solder 安裝類型:Panel 觸點電鍍:Silver |
| P60AS701TR | 功能描述:旋鈕開關 10POS 0.15A 24VDC RoHS:否 制造商:C&K Components 位置數(shù)量:5 卡片組數(shù)量: 每卡片組極數(shù):2 電流額定值:250 mA 電壓額定值:125 V 指數(shù)角: 觸點類型: 觸點形式:DPST 端接類型:Solder 安裝類型:Panel 觸點電鍍:Silver |
發(fā)布緊急采購，3分鐘左右您將得到回復。