參數(shù)資料
型號: OR3T80-4BA352
元件分類: FPGA
英文描述: FPGA, 484 CLBS, 58000 GATES, 80 MHz, PBGA352
封裝: PLASTIC, BGA-352
文件頁數(shù): 208/210頁
文件大小: 2138K
代理商: OR3T80-4BA352
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁當(dāng)前第208頁第209頁第210頁
Preliminary Data Sheet, Rev. 1
September 1998
ORCA Series 3 FPGAs
Lucent Technologies Inc.
97
Electrical Characteristics (continued)
Table 36. Electrical Characteristics (continued)
* On the OR3Txxx devices, the pull-up resistor will externally pull the pin to a level 1.0 V below VDD.
Notes:
The values specified in the table are obtained during a steady-state mode. The transient regimes defined by power switching are not included.
Electrical characteristics for the PCM are advance information.
Parameter
Sym-
bol
Test Conditions
OR3Cxx
OR3Txxx
Unit
Min
Max
Min
Max
DONE Pull-up
Resistor*
RDONE
100
100
k
M[3:0] Pull-up
Resistors*
RM
100
100
k
I/O Pad Static Pull-up
Current*
IPU
OR3Cxx (VDD = 5.25 V,
VIN = VSS, TA = 0 °C)
OR3Txxx (VDD = 3.6 V,
VIN = VSS, TA = 0 °C)
14.4
50.9
14.4
50.9
A
I/O Pad Static
Pull-down Current
IPD
OR3Cxx (VDD = 5.25 V,
VIN = VSS, TA = 0 °C)
OR3Txxx (VDD = 3.6 V,
VIN = VSS, TA = 0 °C)
26
103
26
103
A
I/O Pad Pull-up
Resistor*
RPU
VDD = all, VIN = VSS, TA = 0 °C
100
100
k
I/O Pad Pull-down
Resistor
RPD
VDD = all, VIN = VDD, TA = 0 °C
50
50
k
Table 37. Programmable Clock Manager (PCM) Electrical Characteristics (Advance Information)
OR3Cxx Commercial: VDD = 5.0 V ± 5%, 0 °C
< TA < 70 °C; Industrial: VDD = 5.0 V ± 10%, –40 °C < TA < +85 °C.
OR3Txxx Commercial: VDD = 3.0 V to 3.6 V, 0 °C
< TA < 70 °C; Industrial: VDD = 3.0 V to 3.6 V, –40 °C < TA < +85 °C.
Parameter
Symbol
Test Conditions
OR3Cxx
OR3Txxx
Unit
Min
Max
Min
Max
Residual Current
IPCM_OFF
POWER_OFF = H, no clock
1.0
TBD
A
Maximum Current,
PLL Mode
IMAX_PLL
POWER_OFF = L, CLK_IN =
80 MHz, PLL mode
—20—
TBD
mA
Standby Current,
PLL Mode
ISTBY_PLL
POWER_OFF = L, no clock,
PLL mode
—2—
TBD
mA
Maximum Current,
DLL Mode
IMAX_DLL
POWER_OFF = L, CLK_IN =
80 MHz, DLL mode
—20—
TBD
mA
Standby Current,
DLL Mode
ISTBY_DLL
POWER_OFF = L, no clock,
DLL mode
—2—
TBD
mA
Maximum Current,
Clock 2x Mode
IMAX_CLK2X
POWER_OFF = L, CLK_IN =
80 MHz, clock 2x mode
—20—
TBD
mA
Standby Current,
Clock 2x Mode
ISTBY_CLK2X
POWER_OFF = L, no clock,
clock 2x mode
—2—
TBD
mA
相關(guān)PDF資料
PDF描述
OR3T125-4BC432I FPGA, 784 CLBS, 92000 GATES, 80 MHz, PBGA432
OR3T80-4BC432I FPGA, 484 CLBS, 58000 GATES, 80 MHz, PBGA432
OR3C80-4BC600I FPGA, 484 CLBS, 58000 GATES, 80 MHz, PBGA600
OR3C80-5BC600I FPGA, 484 CLBS, 58000 GATES, 80 MHz, PBGA600
OR3T125-4BC600I FPGA, 784 CLBS, 92000 GATES, 80 MHz, PBGA600
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR3T80-4BC432I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T80-4BC600I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T80-4PS208I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T80-4PS240I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
OR3T80-5BA352 制造商:AGERE 制造商全稱:AGERE 功能描述:3C and 3T Field-Programmable Gate Arrays