- 您現(xiàn)在的位置：買賣IC網 > PDF目錄383714 > OR2T04A-3S160I (Electronic Theatre Controls, Inc.) Field-Programmable Gate Arrays PDF資料下載
參數資料
| 型號： | OR2T04A-3S160I |
| 廠商： | Electronic Theatre Controls, Inc. |
| 元件分類： | FPGA |
| 英文描述： | Field-Programmable Gate Arrays |
| 中文描述： | 現(xiàn)場可編程門陣列 |
| 文件頁數： | 141/192頁 |
| 文件大?。?/td> | 3148K |
| 代理商： | OR2T04A-3S160I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁當前第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
Data Sheet
June 1999
ORCA Series 2 FPGAs
Lucent Technologies Inc.
141
Timing Characteristics
(continued)
Table 37A. OR2CxxA and OR2TxxA Asynchronous Memory Read During Write Operation (MA/MB Modes)
Note: Speed grades of -5, -6, and -7 are for OR2TxxA devices only.
Table 37B. OR2TxxB Asynchronous Memory Read During Write Operation (MA/MB Modes)
OR2CxxA Commercial: V
DD
= 5.0 V ± 5%, 0 °C
≤
T
A
≤
70 °C; OR2CxxA Industrial: V
DD
= 5.0 V ± 10%, –40 °C
≤
T
A
≤
+85 °C.
OR2TxxA Commercial: V
DD
= 3.0 V to 3.6 V, 0 °C
≤
T
A
≤
70 °C; OR2TxxA Industrial: V
DD
= 3.0 V to 3.6 V, –40 °C
≤
T
A
≤
+85
°C.
Parameter
Symbol
Speed
Unit
-2
-3
-4
-5
-6
-7
Min Max Min Max Min Max Min Max Min Max Min Max
Read During Write Operation
(T
J
= 85 °C, V
DD
= min):
Write Enable (WREN) to PFU Output Delay
(A4/B4 to F[3:0])
Write-port Enable (WPE) to PFU Output
Delay (C0 to F[3:0])
Data to PFU Output Delay (WD[3:0] to F[3:0])
MEM*_WRDEL
MEM*_PWRDEL
MEM*_DDEL
—
—
—
7.0
9.0
5.0
—
—
—
4.9
6.4
3.6
—
—
—
4.8
5.8
3.1
—
—
—
3.9
4.7
2.5
—
—
—
4.0
4.7
2.5
—
—
—
3.9
4.5
2.2
ns
ns
ns
OR2TxxB Commercial: V
DD
= 3.0 V to 3.6 V, 0 °C
≤
T
A
≤
70 °C; OR2TxxB Industrial: V
DD
= 3.0 V to 3.6 V, –40 °C
≤
T
A
≤
+85
°C.
Parameter
Symbol
Speed
Unit
-7
-8
Min
Max
Min
Max
Read During Write Operation
(T
J
= +85 °C, V
DD
= min):
Write Enable (WREN) to PFU Output Delay
(A4/B4 to F[3:0])
Write-port Enable (WPE) to PFU Output
Delay (C0 to F[3:0])
Data to PFU Output Delay (WD[3:0] to F[3:0])
MEM*_WRDEL
MEM*_PWRDEL
MEM*_DDEL
—
—
—
4.5
4.6
2.7
—
—
—
3.9
4.0
2.4
ns
ns
ns
相關PDF資料 |
PDF描述 |
|---|---|
| OR2T04A-3S208 | Field-Programmable Gate Arrays |
| OR2T04A-3S208I | Ceramic Chip Capacitors / MIL-PRF-55681; Capacitance [nom]: 100pF; Working Voltage (Vdc)[max]: 100V; Capacitance Tolerance: +/-10%; Dielectric: Multilayer Ceramic; Temperature Coefficient: C0G (NP0); Lead Style: Surface Mount Chip; Lead Dimensions: 1206; Termination: Solder Coated SnPb; Body Dimensions: 0.125" x 0.062" x 0.051"; Container: Bag; Features: MIL-PRF-55681: S Failure Rate |
| OR2T04A-3S84 | Field-Programmable Gate Arrays |
| OR2T04A-3S84I | Field-Programmable Gate Arrays |
| OR2T04A-4BA208 | Field-Programmable Gate Arrays |
相關代理商/技術參數 |
參數描述 |
|---|---|
| OR2T04A-3S208 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-3S208I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-3S84 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-3S84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
| OR2T04A-3T100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復。