List of Tables
Technical Data
MC68HC912D60A — Rev 3.0
20
List of Tables
MOTOROLA
14-3
15-1
15-2
15-3
15-4
16-1
17-1
17-2
17-3
17-4
17-5
17-6
17-7
17-8
17-9
17-10 Identifier Acceptance Hit Indication . . . . . . . . . . . . . . . . . . . .342
18-1
Result Data Formats Available. . . . . . . . . . . . . . . . . . . . . . . .361
18-2
Left Justified ATD Output Codes . . . . . . . . . . . . . . . . . . . . . .362
18-3
ATD Response to Background Debug Enable . . . . . . . . . . . .364
18-4
Final Sample Time Selection . . . . . . . . . . . . . . . . . . . . . . . . .365
18-5
Clock Prescaler Values. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .366
18-6
Conversion Sequence Length Coding . . . . . . . . . . . . . . . . . .367
18-7
Result Register Assignment for Different Conversion
Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .367
18-8
Special Channel Conversion Select Coding. . . . . . . . . . . . . .368
18-9
Analog Input Channel Select Coding . . . . . . . . . . . . . . . . . . .369
18-10 Multichannel Mode Result Register Assignment (MULT=1). .370
19-1
IPIPE Decoding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .378
19-2
Hardware Commands. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .384
19-3
BDM Firmware Commands . . . . . . . . . . . . . . . . . . . . . . . . . .385
19-4
BDM registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .387
19-5
TTAGO Decoding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
19-6
TTAGO Value. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
19-7
Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
19-8
REGN Decoding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .392
19-9
Breakpoint Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . .398
19-10 Breakpoint Address Range Control . . . . . . . . . . . . . . . . . . . .399
19-11 Breakpoint Read/Write Control. . . . . . . . . . . . . . . . . . . . . . . .401
Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
Loop Mode Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .269
SS Output Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
SPI Clock Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . .283
MI Bus Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .301
msCAN12 Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . .315
msCAN12 vsCPU operating modes . . . . . . . . . . . . . . . . . . . .317
CAN Standard Compliant Bit Time Segment Settings . . . . . .323
Data length codes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .328
Synchronization jump width . . . . . . . . . . . . . . . . . . . . . . . . . .333
Baud rate prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333
Time segment syntax . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .334
Time segment values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .335
Identifier Acceptance Mode Settings . . . . . . . . . . . . . . . . . . .341
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.