- 您現(xiàn)在的位置：買賣IC網 > PDF目錄1948 > MC68306FC16B (Freescale Semiconductor)IC MPU INTEGRATED 132-PQFP PDF資料下載
參數資料
| 型號： | MC68306FC16B |
| 廠商： | Freescale Semiconductor |
| 文件頁數： | 7/191頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU INTEGRATED 132-PQFP |
| 標準包裝： | 36 |
| 系列： | M683xx |
| 處理器類型： | M683xx 32-位 |
| 速度： | 16MHz |
| 電壓： | 5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 132-BQFP 緩沖式 |
| 供應商設備封裝： | 132-PQFP（24.13x24.13） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁
5- 14
MC68306 USER'S MANUAL
MOTOROLA
5.2.7.1 DRAM REFRESH REGISTER. The refresh timer is a programmable period
counter that generates a refresh request every 16 to 4096 EXTAL periods, programmable
in 16 EXTAL period increments.
FFFFFFFC
15
14
13
12
11
10
9
8
RR7
RR6
RR5
RR4
RR3
RR2
RR1
RR0
RESET
:
U
SUPERVISOR ONLY
RR7–0—Refresh Rate Period
The value set in this field supplies the refresh rate for the DRAM controller. The refresh
rate can be calculated from the equation:
Period = (16
× (register value +1)) × EXTAL
Where:
EXTAL is the crystal period in nanoseconds and period is in nanoseconds.
5.2.7.2 DRAM BANK CONFIGURATION REGISTER (HIGH HALF). The DRAM
configuration registers are not affected by any reset, and must be explicitly programmed.
This applies to both banks, whether used or not. Unused banks must be disabled to
prevent interference with other address decodes.
FFFFFFE4/5 (DR1), FFFFFFE0/1 (DR0)
15
14
13
12
11
10
9
8
7
6
5432
1
0
DRA31
DRA3
0
DRA2
9
DRA2
8
DRA2
7
DRA2
6
DRA2
5
DRA2
4
DRA2
3
DRA2
2
DRA20
DRA19
DRA18
DRA1
7
DRW
RESE
T:
U
SUPERVISOR ONLY
DRA31–DRA17—DRAM Bank Address
This bit field selects the base address for DRAM bank.
DRW—DRAM Write
This bit determines whether write cycles are permitted to DRAM bank space. If read and
write cycles are both inhibited, the DRAM bank is inhibited.
0 = Write cycles are inhibited to DRAM bank space
1 = Write cycles are permitted to DRAM bank space
NOTE
Never perform a TAS instruction to DRAM if the DRAM is
configured as write-only.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68331CPV16 | IC MCU 32BIT 16MHZ 144-LQFP |
| MC68332ACPV25 | IC MCU 32-BIT 25MHZ A MASK |
| MC68334GCFC16 | IC MCU 16MHZ 1K RAM 132-PQFP |
| MC68340AG16EB1 | IC MPU W/DMA 16MHZ 144-LQFP |
| MC68340PV16VE | IC MCU 32BIT 16MHZ 144-LQFP |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MC68306PV16 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated EC000 Processor |
| MC68306PV20B | 制造商:Rochester Electronics LLC 功能描述:INTEGRATED EC000 MPU - Bulk |
| MC68307 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。