參數資料
| 型號： | XC3195A-3PQ160C |
| 廠商： | Xilinx Inc |
| 文件頁數： | 55/76頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 484 CLB'S 160-PQFP |
| 產品變化通告： | XC4000XL/E, XC9500XV, XC3100A Discontinuance 12/Apr/2010 |
| 標準包裝： | 24 |
| 系列： | XC3000A/L |
| LAB/CLB數： | 484 |
| RAM 位總計： | 94984 |
| 輸入/輸出數： | 138 |
| 門數： | 7500 |
| 電源電壓： | 4.25 V ~ 5.25 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 160-BQFP |
| 供應商設備封裝： | 160-PQFP（28x28） |
| 其它名稱： | 122-1085 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
R
November 9, 1998 (Version 3.1)
7-61
XC3000 Series Field Programmable Gate Arrays
7
XC3100L CLB Switching Characteristics Guidelines
Testing of the switching parameters is modeled after testing methods specified by MIL-M-38510/605. All devices are 100%
functionally tested. Since many internal timing parameters cannot be measured directly, they are derived from benchmark
timing patterns. The following guidelines reflect worst-case values over the recommended operating conditions. For more
detailed, more precise, and more up-to-date timing information, use the values provided by the timing calculator and used
in the simulator.
Notes:
1. The CLB K to Q delay (TCKO, #8) of any CLB, plus the shortest possible interconnect delay, is always longer than the Data
In hold time requirement (TCKDI, #5) of any CLB on the same die.
2. TILO, TQLO and TICK are specified for 4-input functions. For 5-input functions or base FGM functions, each of these
specifications for the XC3100L family increase by 0.35 ns (-3) and 0.29 ns (-2).
Speed Grade
-3
-2
Description
Symbol
Min
Max
Min
Max
Units
Combinatorial Delay
Logic Variables A, B, C, D, E, to outputs X or Y
1
TILO
2.7
2.2
ns
Sequential delay
Clock k to outputs X or Y
Clock k to outputs X or Y when Q is returned
through function generators F or G to drive X or Y
8TCKO
TQLO
2.1
4.3
1.7
3.5
ns
Set-up time before clock K
Logic Variables
A, B, C, D, E
Data In
DI
Enable Clock
EC
Reset Direct Inactive
RD
2
4
6
TICK
TDICK
TECCK
2.1
1.4
2.7
1.0
1.8
1.3
2.5
1.0
ns
Hold Time after clock K
Logic Variables
A, B, C, D, E
Data In
DI
Enable Clock
EC
3
5
7
TCKI
TCKDI
TCKEC
0
0.9
0.7
0
0.9
0.7
ns
Clock
Clock High time
Clock Low time
Max. flip-flop toggle rate
11
12
TCH
TCL
FCLK
1.6
270
1.3
325
ns
MHz
Reset Direct (RD)
RD width
delay from RD to outputs X or Y
13
9
TRPW
TRIO
2.7
3.1
2.3
2.7
ns
Global Reset (RESET Pad)
RESET width (Low)
(XC3142L)
delay from RESET pad to outputs X or Y
TMRW
TMRQ
12.0
ns
Advance
Product Obsolete or Under Obsolescence
相關PDF資料 |
PDF描述 |
|---|---|
| AMM30DTAD | CONN EDGECARD 60POS R/A .156 SLD |
| ACB105DHLR | CONN EDGECARD 210PS .050 DIP SLD |
| ABB105DHLR | CONN EDGECARD 210PS .050 DIP SLD |
| XC3164A-3TQ144C | IC FPGA 224 CLB'S 144-TQFP |
| HSC60DRYI-S734 | CONN EDGECARD 120PS DIP .100 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XC3195A-3PQ208C | 制造商:Xilinx 功能描述: |
| XC3195A-3PQ208I | 制造商:Xilinx 功能描述: |
| XC3195A-4PC8 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| XC3195A4PC84C | 制造商:XILINX 功能描述:PROGRAMMABLE GATE ARRAY |
| XC3195A-4PC84C | 制造商:Xilinx 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。