- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296354 > M312L5720DZ3-CB3 256M X 72 DDR DRAM MODULE, 0.7 ns, DMA184 PDF資料下載
參數(shù)資料
| 型號： | M312L5720DZ3-CB3 |
| 元件分類： | DRAM |
| 英文描述： | 256M X 72 DDR DRAM MODULE, 0.7 ns, DMA184 |
| 封裝： | ROHS COMPLIANT, DIMM-184 |
| 文件頁數(shù)： | 13/28頁 |
| 文件大?。?/td> | 661K |
| 代理商： | M312L5720DZ3-CB3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當(dāng)前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
DDR SDRAM
512MB, 1GB, 2GB Registered DIMM
Rev. 1.0 April 2006
The following specification parameters are required in systems using DDR333, DDR266devices to ensure proper system performance.
these characteristics are for system simulation purposes and are guaranteed by design.
Table 1 : Input Slew Rate for DQ, DQS, and DM
Table 2 : Input Setup & Hold Time Derating for Slew Rate
Table 3 : Input/Output Setup & Hold Time Derating for Slew Rate
Table 4 : Input/Output Setup & Hold Derating for Rise/Fall Delta Slew Rate
Table 5 : Output Slew Rate Characteristice (X4, X8 Devices only)
Table 6 : Output Slew Rate Characteristice (X16 Devices only)
Table 7 : Output Slew Rate Matching Ratio Characteristics
AC CHARACTERISTICS
DDR400
DDR333
DDR266
PARAMETER
SYMBOL
MIN
MAX
MIN
MAX
MIN
MAX
Units
Notes
DQ/DM/DQS input slew rate measured between
VIH(DC), VIL(DC) and VIL(DC), VIH(DC)
DCSLEW
0.5
4.0
0.5
4.0
0.5
4.0
V/ns
a, l
Input Slew Rate
tIS
tIH
Units
Notes
0.5 V/ns
0
ps
i
0.4 V/ns
+50
0
ps
i
0.3 V/ns
+100
0
ps
i
Input Slew Rate
tDS
tDH
Units
Notes
0.5 V/ns
0
ps
k
0.4 V/ns
+75
ps
k
0.3 V/ns
+150
ps
k
Delta Slew Rate
tDS
tDH
Units
Notes
+/- 0.0 V/ns
0
ps
j
+/- 0.25 V/ns
+50
ps
j
+/- 0.5 V/ns
+100
ps
j
Slew Rate Characteristic
Typical Range
(V/ns)
Minimum
(V/ns)
Maximum
(V/ns)
Notes
Pullup Slew Rate
1.2 ~ 2.5
1.0
4.5
a,c,d,f,g,h
Pulldown slew
1.2 ~ 2.5
1.0
4.5
b,c,d,f,g,h
Slew Rate Characteristic
Typical Range
(V/ns)
Minimum
(V/ns)
Maximum
(V/ns)
Notes
Pullup Slew Rate
1.2 ~ 2.5
0.7
5.0
a,c,d,f,g,h
Pulldown slew
1.2 ~ 2.5
0.7
5.0
b,c,d,f,g,h
AC CHARACTERISTICS
DDR400
DDR333
DDR266
PARAMETER
MIN
MAX
MIN
MAX
MIN
MAX
Notes
Output Slew Rate Matching Ratio (Pullup to Pulldown)
0.67
1.5
0.67
1.5
0.67
1.5
e,l
13.0 System Characteristics for DDR SDRAM
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M32002AMMJFREQ | VCXO, CLOCK, 150 MHz - 1400 MHz, CMOS OUTPUT |
| M32016BGPJFREQ | VCXO, CLOCK, 150 MHz - 1400 MHz, PECL OUTPUT |
| M32026AUMJFREQ | VCXO, CLOCK, 150 MHz - 1400 MHz, CMOS OUTPUT |
| M32012BGPJFREQ | VCXO, CLOCK, 150 MHz - 1400 MHz, PECL OUTPUT |
| M32022BMLJFREQ | VCXO, CLOCK, 150 MHz - 1400 MHz, LVDS OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M312L6420ETS | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module |
| M312L6420HUS | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Product Guide |
| M312L6420HUS-CB000 | 制造商:Samsung Semiconductor 功能描述:256 DDR SDRAM MODUL X72 TSOP2-400(LF) - Trays |
| M312L6420JUS | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Product Guide |
| M312L6423ETS | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:DDR SDRAM Registered Module |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。