- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358934 > LPC47M112-MW (STANDARD MICROSYSTEMS CORP) ENHANCED SUPER I/O CONTROLLER WITH LPC INTERFACE PDF資料下載
參數(shù)資料
| 型號： | LPC47M112-MW |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | ENHANCED SUPER I/O CONTROLLER WITH LPC INTERFACE |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP100 |
| 封裝： | 14 X 20 MM, ROHS COMPLIANT, QFP-100 |
| 文件頁數(shù)： | 79/228頁 |
| 文件大?。?/td> | 1269K |
| 代理商： | LPC47M112-MW |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁當前第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
7.7.2 HOST INTERFACE
SMSC DS – LPC47M192
Page 79
Rev. 03/30/05
DATASHEET
Overview
The Host Interface includes two contiguous 8-bit run-time registers (the Status/Command Port and the Data Port),
and an interrupt. For illustration purposes, the Host Interface block shown in FIGURE 2 uses standard ISA signaling.
Address decoding and interrupt selection for the Host Interface are determined by device configuration registers (see
Section “MPU-401Configuration Registers”).
I/O Addresses
The Sound Blaster 16 MPU-401 UART mode MIDI interface requires two consecutive I/O addresses with possible
base I/O addresses of 300h and 330h. The default is 330h. The LPC47M192 MPU-401 I/O base address is
programmable on even-byte boundaries throughout the entire I/O address range (see Section “Activate and I/O Base
address”).
Registers (Ports)
The run-time registers in the MPU-401 Host Interface are shown below in Table 33.
Table 33 – MPU-401 HOST INTERFACE REGISTERS
REGISTER NAME
MIDI DATA
ADDRESS
TYPE
R/W
DESCRIPTION
MPU-401 I/O Base Address
Used for MIDI transmit data, MIDI
receive data, and MPU-401 command
acknowledge.
Used to indicate the send/receive status
of the MIDI Data port.
Used for MPU-401 Commands.
STATUS
MPU-401 I/O Base Address + 1
R
COMMAND
MPU-401 I/O Base Address + 1
W
7.7.3 MIDI DATA PORT
The MIDI Data port exchanges MIDI transmit and MIDI receive data between the MPU-401 UART interface and the
host. The MIDI Data port is read/write (Table 34). The MIDI Data port is also used to return the command
acknowledge byte ‘FEh’ following host writes to the COMMAND port.
The MIDI Data port is full-duplex; i.e., the transmit and receive buffers can be used simultaneously.
An interrupt is generated when either MIDI receive data or a command acknowledge is available to the host in the
MIDI Data register. See Section “Bit 7 – MIDI Receive Buffer Empty” and “Interrupt”
Table 34 - MIDI Data Port
MPU-401 I/O BASE ADDRESS
D5
D4
R/W
R/W
D7
R/W
MIDI DATA/COMMAND-ACKNOWLEDGE REGISTER
D6
R/W
D3
R/W
D2
R/W
D1
R/W
D0
R/W
DEFAULT
n/a
TYPE
NAME
7.7.4 STATUS PORT
The Status port is used to indicate the state of the transmit and receive buffers in the MIDI Data port. The Status port
is read-only (Table 35). Status port Bit 6 is MIDI Transmit Busy, Bit 7 is MIDI Receive Buffer Empty. The remaining
bits in the Status port are RESERVED.
Table 35 - MPU-401 STATUS PORT
TYPE
BIT
NAME
MPU-401 I/O BASE ADDRESS+1
D7
D6
R
R
MIDI RX
BUFFER
EMPTY
DEFAULT
0x80
D5
R
0
D4
R
0
D3
R
0
D2
R
0
D1
R
0
D0
R
0
MIDI TX
BUSY
7.7.4.1
Bit 7 MIDI Receive Buffer Empty indicates the read state of the MIDI Data port (Table 36). If the MRBE bit is ‘0’, MIDI
Read/Command Acknowledge data is available to the host. If the MRBE bit is ‘1’, MIDI Read/Command
Acknowledge data is NOT available to the host.
Bit 7 – MIDI Receive Buffer Empty
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47N252-SD | Advanced Notebook I/O Controller with On-Board FLASH |
| LPC47N252-SG | Advanced Notebook I/O Controller with On-Board FLASH |
| LPC47M172-NR | ADVANCED I/O CONTROLLER WITH MOTHERBOARD GLUE LOGIC |
| LPC47N267-MN | 100 Pin LPC Notebook I/O with X-Bus Interface |
| LPC47N227-MN | 100 Pin Super I/O with LPC Interface for Notebook Applications |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47M133-NC | 制造商:SMSC 功能描述: |
| LPC47M140-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M141-NC | 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M142-NC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| LPC47M143-NC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。