參數(shù)資料
型號： LPC47M112-MW
廠商： STANDARD MICROSYSTEMS CORP
元件分類： 外設(shè)及接口
英文描述： ENHANCED SUPER I/O CONTROLLER WITH LPC INTERFACE
中文描述： MULTIFUNCTION PERIPHERAL, PQFP100
封裝： 14 X 20 MM, ROHS COMPLIANT, QFP-100
文件頁數(shù)： 113/228頁
文件大?。?/td> 1269K
代理商： LPC47M112-MW
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁當(dāng)前第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
events are enabled. Note that the keyboard and mouse isolation bits only prevent the internal 8042 in the part from
setting these status bits.
Case 1: Keyboard and/or Mouse Powered by VTR
The KBD and/or MOUSE status bits will be set upon a VTR POR if the keyboard and/or mouse are powered by VTR.
In this case, an IO_PME# will not be generated, since the keyboard and mouse PME enable bits are reset to zero on
a VTR POR. The BIOS software needs to clear these PME status bits after power-up.
Case 2: Keyboard and/or Mouse Powered by VCC
The KBD and/or MOUSE status bits will be set upon a VCC POR if the keyboard and/or mouse are powered by VCC.
In this case, an IO_PME# will be generated if the enable bits were set for wakeup, since the keyboard and mouse
PME enable bits are VTR powered. Therefore, if the keyboard and mouse are powered by VCC, the enable bits for
keyboard and mouse events should be cleared prior to entering a sleep state where VCC is removed (i.e., S3) to
prevent a false PME from being generated. In this case, the keyboard and mouse should only be used as PME
and/or wake events from the S0 and/or S1 states. The BIOS software needs to clear these PME status bits after
power-up.
7.12 GENERAL PURPOSE I/O
SMSC DS – LPC47M192
Page 113
Rev. 03/30/05
DATASHEET
The LPC47M192 provides a set of flexible Input/Output control functions to the system designer through the 37
independently programmable General Purpose I/O pins (GPIO). The GPIO pins can perform basic I/O and many of
them can be individually enabled to generate an SMI and a PME.
7.12.1 GPIO PINS
The following pins include GPIO functionality. These pins are defined in the table below. All GPIOs default to the
GPIO function except for GP34 and GP35 which default to IRRX2 and IRTX2.
GPIO PIN
REG
OFFS
ET
(hex)
GP10/J1B1
VCC
-
-
In
23
GP11/J1B2
VCC
-
-
In
24
GP12 /J2B1
VCC
-
-
In
25
GP13 /J2B2
VCC
-
-
In
26
GP14 /J1X
VCC
-
-
In
27
GP15 /J1Y
VCC
-
-
In
28
GP16 /J2X
VCC
-
-
In
29
GP17 /J2Y
VCC
-
-
In
2A
GP20/P17
VCC
-
-
In
2B
GP21/P16/nDS1
VCC
-
-
In
2C
GP22/P12/nMTR1
VCC
-
-
In
2D
GP24/SYSOPT
VCC
-
-
In
2F
GP25/MIDI_IN
VCC
-
-
In
30
GP26/MIDI_OUT
VCC
-
-
In
31
GP27/nIO_SMI
VCC
-
-
In
32
GP30/FAN_TACH2
VCC
-
-
In
33
GP31/FAN_TACH1
VCC
-
-
In
34
GP32/FAN2
VCC
Out – low
Out–
low
GP33/FAN1
VCC
Out – low
Out–
low
IRRX2/GP34
VCC
-
-
In
37
IRTX2/GP35
VTR
Out – low
Out–
low
low
GP36/nKBDRST
VCC
-
-
In
39
GP37/A20M
VCC
-
-
In
3A
GP40/DRVDEN0
VCC
-
-
In
3B
GP41/DRVDEN1
VCC
-
-
In
3C
GP42/nIO_PME
VTR
-
-
In
3D
GPIO REGISTER
PIN#
PIN NAME
(Default Func/
Alternate Funcs)
PWR
WELL
PCI
RESET
VCC
POR
VTR
POR
REG
PCI
RESET
VCC
POR
VTR
POR
SOFT
RESET
SMI/PME
NOTES
32
33
34
35
36
37
38
39
41
42
43
45
46
47
50
51
52
54
GP10
GP11
GP12
GP13
GP14
GP15
GP16
GP17
GP20
GP21
GP22
GP24
GP25
GP26
GP27
GP30
GP31
GP32
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
0x01
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
PME
PME
PME
PME
PME
PME
PME
PME
SMI/PME
SMI/PME
SMI/PME
SMI/PME
SMI/PME
SMI/PME
nIO_SMI/PME
SMI/PME
SMI/PME
SMI/PME
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
In
35
0x00
0x00
1, 2
55
In
36
GP33
0x00
0x00
0x01
-
SMI/PME
1, 2
61
62
GP34
GP35
-
-
0x05
0x04
-
-
SMI
-
Out -
38
0x04
0x04
3, 4
63
64
1
2
17
GP36
GP37
GP40
GP41
GP42
-
-
-
-
-
-
-
-
-
-
0x01
0x01
0x01
0x01
0x01
-
-
-
-
-
-
-
-
SMI/PME
SMI/nIO_PME
1
相關(guān)PDF資料
PDF描述
LPC47N252-SD Advanced Notebook I/O Controller with On-Board FLASH
LPC47N252-SG Advanced Notebook I/O Controller with On-Board FLASH
LPC47M172-NR ADVANCED I/O CONTROLLER WITH MOTHERBOARD GLUE LOGIC
LPC47N267-MN 100 Pin LPC Notebook I/O with X-Bus Interface
LPC47N227-MN 100 Pin Super I/O with LPC Interface for Notebook Applications
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LPC47M133-NC 制造商:SMSC 功能描述:
LPC47M140-NC 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB
LPC47M141-NC 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB
LPC47M142-NC 制造商:Rochester Electronics LLC 功能描述:- Bulk
LPC47M143-NC 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*