- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22054 > KMC8113TVT4800V (Freescale Semiconductor)IC DSP 300/400MHZ 431FCPGA PDF資料下載
參數(shù)資料
| 型號(hào)： | KMC8113TVT4800V |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 18/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP 300/400MHZ 431FCPGA |
| 標(biāo)準(zhǔn)包裝： | 2 |
| 系列： | StarCore |
| 類型： | SC140 內(nèi)核 |
| 接口： | 以太網(wǎng)，I²C，TDM，UART |
| 時(shí)鐘速率： | 400MHz |
| 非易失內(nèi)存： | 外部 |
| 芯片上RAM： | 1.436MB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.10V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 431-BFBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 431-FCPBGA（20x20） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Electrical Characteristics
MSC8113 Tri-Core Digital Signal Processor Data Sheet, Rev. 1
Freescale Semiconductor
25
2.5.5.2
CLKIN to CLKOUT Skew
For designs that use the CLKOUT synchronization mode, use the skew values listed in Table 16 to adjust the rise-to-fall timing
values specified for CLKIN synchronization. Figure 12 shows the relationship between the CLKOUT and CLKIN timings.
2.5.5.3
DMA Data Transfers
Table 17 describes the DMA signal timing.
The DREQ
signal is synchronized with REFCLK. To achieve fast response, a synchronized peripheral should assert DREQ
Table 16. CLKOUT Skew
No.
Characteristic
Min1
Max1
Units
20
Rise-to-rise skew
0.0
0.95
ns
21
Fall-to-fall skew
–1.5
1.0
ns
23
CLKOUT phase (1.1 V, 133 MHz)
Phase high
Phase low
2.2
—
ns
24
CLKOUT phase (1.1 V, 100 MHz)
Phase high
Phase low
3.3
—
ns
Notes:
1.
A positive number indicates that CLKOUT precedes CLKIN, A negative number indicates that CLKOUT follows CLKIN.
2.
Skews are measured in clock mode 29, with a CLKIN:CLKOUT ratio of 1:1. The same skew is valid for all clock modes.
3.
CLKOUT skews are measured using a load of 10 pF.
4.
CLKOUT skews and phase are not measured for 500/166 Mhz parts because these parts only use CLKIN mode.
Figure 12. CLKOUT and CLKIN Signals.
Table 17. DMA Signals
No.
Characteristic
Ref = CLKIN
Units
Min
Max
37
DREQ set-up time before the 50% level of the falling edge of REFCLK
5.0
—
ns
38
DREQ hold time after the 50% level of the falling edge of REFCLK
0.5
—
ns
39
DONE set-up time before the 50% level of the rising edge of REFCLK
5.0
—
ns
40
DONE hold time after the 50% level of the rising edge of REFCLK
0.5
—
ns
41
DACK/DRACK/DONE delay after the 50% level of the REFCLK rising edge
0.5
7.5
ns
CLKIN
CLKOUT
20
21
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ECS-H1DY684R | CAP TANT 0.68UF 20V 20% 1206 |
| TAJC107M010K | CAP TANT 100UF 10V 20% 2312 |
| GEC10DREN-S734 | CONN EDGECARD 20POS .100 EYELET |
| KMC8113TVT3600V | IC DSP 300/400MHZ 431FCPGA |
| B82496C3121J | INDUCTOR 120NH .16A 0603 5% |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| KMC811E2CFN2 | 制造商:Freescale Semiconductor 功能描述:MCU - Bulk |
| KMC811E2CP2 | 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| KMC812A4CPV8 | 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| KMC8144ESVT1000A | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC PACSUN SAMPLE PART RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| KMC8144ESVT1000B | 制造商:Freescale Semiconductor 功能描述:MSC8144ESVT1000B SAMPLE - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。