- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374265 > K4H1G0438M-ULA2 (SAMSUNG SEMICONDUCTOR CO. LTD.) 1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) PDF資料下載
參數(shù)資料
| 型號： | K4H1G0438M-ULA2 |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) |
| 中文描述： | 1Gb的的M -模與鉛DDR SDRAM的規(guī)格66 TSOP-II免費（符合RoHS） |
| 文件頁數(shù)： | 44/53頁 |
| 文件大?。?/td> | 669K |
| 代理商： | K4H1G0438M-ULA2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
- 44 -
REV. 1.0 November. 2. 2000
128Mb DDR SDRAM
8.2 AC Timming Parameters & Specifications
Parameter
Symbol
K4H281638B
-TCA2 (DDR266A)
Min
65
75
45
20
20
15
2
1
1
7.5
K4H281638B
-TCB0 (DDR266B)
Min
65
75
45
20
20
15
2
1
1
10
7.5
K4H281638B
-TCA0 (DDR200)
Min
70
80
48
20
20
15
2
1
1
10
Unit Note
Max
Max
Max
Row cycle time
Refresh row cycle time
Row active time
RAS to CAS delay
Row precharge time
Row active to Row active delay
Write recovery time
Last data in to Read command
Col. address to Col. address delay
Clock cycle time
tRC
tRFC
tRAS
tRCD
tRP
tRRD
tWR
tCDLR
tCCD
tCK
ns
ns
ns
ns
ns
ns
tCK
tCK
tCK
ns
ns
120K
120K
120K
CL=2.0
CL=2.5
15
15
15
15
15
15
Clock high level width
tCH
0.45
0.55
0.45
0.55
0.45
0.55
tCK
Clock low level width
DQS-out access time from CK/CK
Output data access time from CK/CK
Data strobe edge to ouput data edge
Read Preamble
Read Postamble
Data out high impedence time from CK/CK
CK to valid DQS-in
DQS-in setup time
DQS-in hold time
DQS-in high level width
tCL
tDQSCK
tAC
tDQSQ
tRPRE
tRPST
tHZQ
tDQSS
tWPRES
tWPREH
tDQSH
0.45
-0.75
-0.75
-
0.9
0.4
-0.75
0.75
0
0.25
0.4
0.55
+0.75
+0.75
+0.5
1.1
0.6
+0.75
1.25
0.45
-0.75
-0.75
-
0.9
0.4
-0.75
0.75
0
0.25
0.4
0.55
+0.75
+0.75
+0.5
1.1
0.6
+0.75
1.25
0.45
-0.8
-0.8
-
0.9
0.4
-0.8
0.75
0
0.25
0.4
0.55
+0.8
+0.8
+0.6
1.1
0.6
+0.8
1.25
tCK
ns
ns
ns
tCK
tCK
ns
tCK
ns
tCK
2
3
0.6
0.6
0.6
tCK
DQS-in low level width
DQS-in cycle time
Address and Control Input setup time
Address and Control Input hold time
Mode register set cycle time
DQ & DM setup time to DQS
DQ & DM hold time to DQS
tDQSL
tDSC
tIS
tIH
tMRD
tDS
tDH
0.4
0.9
0.9
0.9
15
0.5
0.6
1.1
0.4
0.9
0.9
15
0.5
0.6
1.1
0.4
0.9
1.1
1.1
16
0.6
0.6
1.1
tCK
tCK
ns
ns
ns
ns
ns
0.5
0.5
0.6
DQ & DM input pulse width
Power down exit time
Exit self refresh to write command
tDIPW
tPDEX
tXSW
1.75
10
95
1.75
10
2
ns
ns
ns
10
116
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| K4H1G0438M-ULB0 | 1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) |
| K4H1G0438M-ULB3 | 1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) |
| K4H1G0838D-TLA2 | 128Mb DDR SDRAM |
| K4H1G0838D-TLB0 | RES, CHIP 1K OHM |
| K4H1G0838E-TCA0 | 128Mb DDR SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| K4H1G0438M-ULB0 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) |
| K4H1G0438M-ULB3 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1Gb M-die DDR SDRAM Specification 66 TSOP-II with Pb-Free (RoHS compliant) |
| K4H1G0638C | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Stacked 1Gb C-die DDR SDRAM Specification |
| K4H1G0638C-UC/LA2 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Stacked 1Gb C-die DDR SDRAM Specification |
| K4H1G0638C-UC/LB0 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:Stacked 1Gb C-die DDR SDRAM Specification |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。