- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19778 > ISPLSI2192VE-100LB144 (Lattice Semiconductor Corporation)IC PLD ISP 96I/O 10NS 144FPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI2192VE-100LB144 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 12/15頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 96I/O 10NS 144FPBGA |
| 標(biāo)準(zhǔn)包裝： | 160 |
| 系列： | ispLSI® 2000VE |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 10.0ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 48 |
| 宏單元數(shù)： | 192 |
| 門數(shù)： | 8000 |
| 輸入/輸出數(shù)： | 96 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-BGA |
| 供應(yīng)商設(shè)備封裝： | 144-FPBGA（13x13） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI 2192VE-100LB144 ISPLSI 2192VE-100LB144-ND Q6436683 |
Specifications ispLSI 2192VE
6
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
-135
MIN.
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030B/2192VE
1
3
2
1
tsu2 + tco1
(
)
-100
MIN.
MAX.
DESCRIPTION
#
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
–
7.5
–
10.0
ns
tpd2
A2
Data Propagation Delay
–
ns
fmax
A3
Clock Frequency with Internal Feedback
135
–
100
–
MHz
fmax (Ext.)
–4
Clock Frequency with External Feedback
–
MHz
fmax (Tog.)
–5
Clock Frequency, Max. Toggle
–
MHz
tsu1
–6
GLB Reg. Setup Time before Clock, 4 PT Bypass
–
ns
tco1
A7
GLB Reg. Clock to Output Delay, ORP Bypass
–
ns
th1
–8
GLB Reg. Hold Time after Clock, 4 PT Bypass
0.0
–
ns
tsu2
–9
GLB Reg. Setup Time before Clock
6.0
–
ns
tco2
A10
GLB Reg. Clock to Output Delay
–
ns
th2
–11
GLB Reg. Hold Time after Clock
0.0
–
ns
tr1
A12
Ext. Reset Pin to Output Delay, ORP Bypass
–
ns
trw1
–13
Ext. Reset Pulse Duration
5.0
–
ns
tptoeen
B14
Input to Output Enable
–
ns
tptoedis
C15
Input to Output Disable
–
ns
tgoeen
B16
Global OE Output Enable
–
ns
tgoedis
C17
Global OE Output Disable
–
ns
twh
–18
External Synchronous Clock Pulse Duration, High
3.5
–
ns
twl
–19
External Synchronous Clock Pulse Duration, Low
3.5
–
ns
100
143
5.0
4.0
–
5.0
–
9.0
–
12.0
7.0
10.0
77
100
6.5
0.0
8.0
0.0
6.5
5.0
13.0
5.0
6.0
12.5
15.0
9.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LTM4615EV#PBF | IC SWIT REG BUCK 4A ADJ 144LGA |
| MECT-110-01-M-D-RA1 | CONN RECEPT XFP 20POS SMD R/A |
| LLA319R71C224MA01L | CAP CER 0.22UF 16V 20% X7R 1206 |
| LC4128ZC-75T100E | IC PLD 128MC 64I/O 7.5NS 100TQFP |
| LC4128ZC-75TN100E | IC CPLD 128MACROCELLS 100TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2192VE-100-LB144 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
| ISPLSI2192VE100LB144I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
| ISPLSI2192VE-100LT | 制造商:Lattice Semiconductor Corporation 功能描述:2192VE-100LT |
| ISPLSI2192VE100LT128 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
| ISPLSI2192VE-100LT128 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。