- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360746 > ICS2572N User-Programmable Dual High-Performance Clock Generator PDF資料下載
參數(shù)資料
| 型號(hào)： | ICS2572N |
| 英文描述： | User-Programmable Dual High-Performance Clock Generator |
| 中文描述： | 用戶可編程雙路高性能時(shí)鐘發(fā)生器 |
| 文件頁(yè)數(shù)： | 2/10頁(yè) |
| 文件大?。?/td> | 144K |
| 代理商： | ICS2572N |
Pin Configuration
XTAL1
XTAL2
XTFREQ
1
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
VDD
CLK+
CLK-
VSS
LOAD
VAA
VSS
VDD
MCLK
MS1
FS0
FS1
STROBE
FS2
FS3
MS0
VSS
10
I
Pin Descriptions
PIN NUMBER
1
2
3
4
5
7
8
6
9
11
19
18
16
12
17
10, 14
13, 20
15
PIN NAME
XTAL1
XTAL2
EXTFREQ
FS0
FS1
FS2
FS3
STROBE
MS0
MS1
CLK+
CLK-
LOAD
MCLK
RESERVED
VSS
VDD
VAA
TYPE
A
A
I
I
I
I
I
I
I
I
O
O
O
O
-
P
P
P
DESCRIPTION
Quartz crystal connection 1/Reference Frequency Input.
Quartz crystal connection 2.
External Frequency Input
VCLK PLL Frequency Select LSB.
VCLK PLL Frequency Select Bit.
VCLK PLL Frequency Select Bit.
VCLK PLL Frequency Select MSB.
Control for Latch of VCLK Select Bits (FS0-FS3).
MCLK PLL Frequency Select LSB.
MCLK PLL Frequency Select MSB.
Pixel Clock Output (not inverted)
Pixel Clock Output (inverted)
Divided Dotclock (/4, 5, or 8)
MCLK Frequency Output
Must Be Connected to VSS.
Device Ground. All pins must be connected.
Output Stage Vdd. All pins must be connected.
Synthesizer Vdd.
20-Pin DIP or SOIC
J-4, J-7
ICS2572
E-96
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS2595M-S04 | Video/Graphics Clock Generator |
| ICS2595N-S02 | Video/Graphics Clock Generator |
| ICS2595N-S04 | Video/Graphics Clock Generator |
| ICS2572M-A01 | Peripheral IC |
| ICS2572M-AXX | Peripheral IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS2572N-A01 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| ICS2572N-AXX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| ICS2572N-B01 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| ICS2572N-BXX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
| ICS2572N-C01 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Peripheral IC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。