- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8873 > ICS1524AMLF (IDT, Integrated Device Technology Inc)IC CLK GEN SSTL_3/PECL 24-SOIC PDF資料下載
參數(shù)資料
| 型號： | ICS1524AMLF |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 20/24頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CLK GEN SSTL_3/PECL 24-SOIC |
| 產(chǎn)品變化通告： | Product Discontinuation 09/Feb/2012 |
| 標(biāo)準(zhǔn)包裝： | 31 |
| 類型： | 時鐘/頻率合成器，時鐘發(fā)生器，扇出配送 |
| PLL： | 是 |
| 輸入： | LVTTL，晶體 |
| 輸出： | PECL，SSTL-3 |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 1:4 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 250MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 24-SOIC |
| 包裝： | 管件 |
| 其它名稱： | 1524AMLF |
5
ICS1524A
ICS1524A Rev F 05/13/10
I
2C Register Map Summary
Register
Index
Name
Access
Bit Name
Bit #
Reset
Value
Description
0h
Input Control
R / W
PDen
0
1
Charge Pump Enable
(0=Disable 1=Enable)
PD_Pol
1
0
Charge Pump Enable Polarity
Ref_Pol
2
0
External Reference Polarity
(0=Positive Edge, 1=Negative Edge)
Fbk_Pol
3
0
External Feedback Polarity
(0=Positive Edge, 1=Negative Edge)
Fbk_Sel
4
0
External Feedback Select
(0=Internal Feedback, 1=External)
Func_Sel
5
0
Function Out Select
(0=Recovered HSYNC, 1=Input HSYNC)
EnPLS
6
1
Enable PLL Lock/Ref Status Output
(0=Disable 1=Enable)
EnDLS
7
0
Enable DPA Lock/Ref Status Output
(0=Disable 1=Enable)
1h
Loop Control
R / W *
PFD0-2
0-2
0
Charge Pump Gain
Reserved
3
0
Reserved
PSD0-1
4-5
0
Post-Scaler Divider
(0 = /2, 1 = /4, 2 = /8, 3 = /16)
Reserved
6-7
0
Reserved
2h
FdBk Div 0
R / W *
FBD0-7
0-7
FF
PLL FeedBack Divider LSBs (bits 0-7) *
3h
FdBk Div 1
R / W *
FBD8-11
0-3
F
PLL Feedback Divider MSBs (bits 8-11) *
Reserved
4-7
0
Reserved
4h
DPA Offset
R / W
DPA_OS0-5
0-5
0
Dynamic Phase Aligner Offset
Reserved
6
0
Reserved
Fil_Sel
7
1
Loop Filter Select
(0=External, 1=Internal)
5h
DPA Control
R / W ** DPA_Res0-1
0-1
3
DPA Resolution
(0=16 delay elements, 1=32, 2=Reserved, 3=64)
Metal_Rev
2-7
0
Metal Mask Revision Number
6h
Output Enables
R / W
OE_Pck
0
1
Output Enable for PECL DPACLK
( 0=High Z, 1=Enabled)
OE_Tck
1
Output Enable for STTL_3 DPACLK
( 0=High Z, 1=Enabled)
OE_P2
2
1
Output Enable for PECL CLK
( 0=High Z, 1=Enabled)
OE_T2
3
1
Output Enable for STTL_3 CLK
( 0=High Z, 1=Enabled)
OE_F
4
1
Output Enable for STTL_3 FUNC
( 0=High Z, 1=Enabled)
Ck2_Inv
5
0
Select non-delayed CLK (1) or DPA delayed CLK/2 (0) on CLKx pins
Out_Scl
6-7
0
SSTL DPACLK (Pin 17) Scaler (0 = ÷1, 1 = ÷2, 2 = ÷4, 3 = ÷8)
7h
Osc_Div
R / W
Osc_Div 0-6
0-6
0
Osc Divider modulus
In-Sel
7
1
RESERVED
8h
Reset
Write
DPA
0-3
x
Writing xA hex resets DPA and loads working register 5
PLL
4-7
x
Writing 5x hex resets PLL and loads working registers 1-3
10h
Chip Ver
Read
Chip Ver
0-7
18
Chip Version 17 hex
11h
Chip Rev
Read
Chip Rev
0-7
01
Chip Revision C2 hex
12h
Rd_Reg
Read
DPA_Lock
0
N/A
DPA Lock Status
(0=Unlocked, 1=Locked)
PLL_Lock
1
N/A
PLL Lock Status
(0=Unlocked, 1=Locked)
Reserved
2-7
0
Reserved
* Identifies double-buffered registers. Working registers are loaded during software PLL reset.
** Identifies double-buffered register. Working registers are loaded during software DPA reset.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-263-MY-F4 | CONVERTER MOD DC/DC 24V 50W |
| VI-BWN-MV-F3 | CONVERTER MOD DC/DC 18.5V 150W |
| VI-BWN-MV-F2 | CONVERTER MOD DC/DC 18.5V 150W |
| VI-2WR-MY-F1 | CONVERTER MOD DC/DC 7.5V 50W |
| SY100EL90VZG TR | IC TRANSLATOR TRIPLE 20-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS1524AMLFT | 功能描述:IC CLK GEN SSTL_3/PECL 24-SOIC RoHS:是 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS1524AMT | 功能描述:IC CLK GEN SSTL_3/PECL 24-SOIC RoHS:否 類別:集成電路 (IC) >> 時鐘/計(jì)時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS1524M | 制造商:ICS 制造商全稱:ICS 功能描述:Dual Output Phase Controlled SSTL-3/PECL Clock Generator |
| ICS1524MT | 制造商:ICS 制造商全稱:ICS 功能描述:Dual Output Phase Controlled SSTL-3/PECL Clock Generator |
| ICS1526 | 制造商:ICS 制造商全稱:ICS 功能描述:Video Clock Synthesizer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。