參數(shù)資料
型號(hào)： HYS72D128500HR-7-B
廠商： INFINEON TECHNOLOGIES AG
英文描述： 184-Pin Registered Double Data Rate SDRAM Module
中文描述： 184針注冊(cè)雙倍數(shù)據(jù)速率SDRAM模塊
文件頁(yè)數(shù)： 20/45頁(yè)
文件大?。?/td> 1208K
代理商： HYS72D128500HR-7-B
t
DQSQ
Registered Double Data Rate SDRAM Module
Electrical Characteristics
20
Rev. 0.5, 2003-12
HYS72D[128/256][300/320/321/500][GBR/HR]-[5/6/7/7F]-B
Data Sheet
Table 12
Parameter
AC Timing - Absolute Specifications –6/–5
Symbol
–5
–6
Unit
Note/ Test
Condition
1)
DDR400B
Min.
–0.6
–0.5
0.45
0.45
min. (
t
CL
,
t
CH
)
5
12
6
12
7.5
12
0.4
—
0.4
—
2.2
—
DDR333
Min.
–0.7
–0.6
0.45
0.45
min. (
t
CL
,
t
CH
)
—
—
6
12
7.5
12
0.45
—
0.45
—
2.2
—
Max.
+0.6
+0.5
0.55
0.55
Max.
+0.7
+0.6
0.55
0.55
DQ output access time from CK/CK
DQS output access time from CK/CK
CK high-level width
CK low-level width
Clock Half Period
Clock cycle time
t
AC
t
DQSCK
t
CH
t
CL
t
HP
t
CK
ns
ns
t
CK
t
CK
ns
ns
ns
ns
ns
ns
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
2)3)4)5)
CL = 3.0
2)3)4)5)
CL = 2.5
2)3)4)5)
CL = 2.0
2)3)4)5)
2)3)4)5)
DQ and DM input hold time
DQ and DM input setup time
Control and Addr. input pulse width (each
input)
DQ and DM input pulse width (each input)
Data-out high-impedance time from CK/CK
Data-out low-impedance time from CK/CK
Write command to 1
st
DQS latching transition
t
DQSS
DQS-DQ skew (DQS and associated DQ
signals)
t
DH
t
DS
t
IPW
2)3)4)5)
2)3)4)5)6)
t
DIPW
t
HZ
t
LZ
1.75
–0.6
–0.6
0.75
—
—
—
—
t
HP
–
t
QHS
0.35
0.2
—
+0.6
+0.6
1.25
+0.40
+0.40
+0.50
+0.50
1.75
–0.7
–0.7
0.75
—
—
—
—
t
HP
–
t
QHS
0.35
0.2
—
+0.7
+0.7
1.25
+0.40
+0.45
+0.50
+0.55
ns
ns
ns
t
CK
ns
ns
ns
ns
ns
t
CK
t
CK
2)3)4)5)6)
2)3)4)5)7)
2)3)4)5)7)
2)3)4)5)
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
TFBGA
2)3)4)5)
TSOPII
2)3)4)5)
2)3)4)5)
Data hold skew factor
t
QHS
DQ/DQS output hold time
DQS input low (high) pulse width (write cycle)
t
DQSL,H
DQS falling edge to CK setup time (write
cycle)
DQS falling edge hold time from CK (write
cycle)
Mode register set command cycle time
Write preamble setup time
Write postamble
Write preamble
Address and control input setup time
t
QH
—
—
—
—
2)3)4)5)
t
DSS
2)3)4)5)
t
DSH
0.2
—
0.2
—
t
CK
2)3)4)5)
t
MRD
t
WPRES
t
WPST
t
WPRE
t
IS
2
0
0.40
0.25
0.6
—
—
0.60
—
—
2
0
0.40
0.25
0.75
—
—
0.60
—
—
t
CK
ns
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
fast slew rate
3)4)5)6)10)
0.7
—
0.8
—
ns
slow slew rate
3)4)5)6)10)
Address and control input hold time
t
IH
0.6
—
0.75
—
ns
fast slew rate
3)4)5)6)10)
0.7
—
0.8
—
ns
slow slew rate
3)4)5)6)10)
Read preamble
Read postamble
t
RPRE
t
RPST
0.9
0.40
1.1
0.60
0.9
0.40
1.1
0.60
t
CK
t
CK
2)3)4)5)
2)3)4)5)
相關(guān)PDF資料
PDF描述
HYS72D128500HR-7F-B 184-Pin Registered Double Data Rate SDRAM Module
HYS72D128321GBR-6-B Connector Wall Plate; Color:Almond; Leaded Process Compatible:Yes; Series:PS5e; No. of Ports:2 RoHS Compliant: Yes
HYS72D128321GBR-7-B Connector Wall Plate; Color:Electric White; Leaded Process Compatible:Yes; Series:PS5e; No. of Ports:2 RoHS Compliant: Yes
HYS72D16000GR Registered DDR SDRAM-Modules
HYS72D32001GR-8-A Registered DDR SDRAM-Modules
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
HYS72D128500HR-7F-B 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:184-Pin Registered Double Data Rate SDRAM Module
HYS72D128520GR-7 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x72 SDRAM Module
HYS72D128520GR-7-A 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?1GB (128Mx72) PC2100 2-bank ?
HYS72D128520GR-7-B 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Low Profile Registered DDR-I SDRAM-Modules
HYS72D128520GR-7F-B 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Low Profile Registered DDR-I SDRAM-Modules
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*