- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367357 > HYB25D256400BT-6 ?256Mbit (64Mx4) DDR333 (2.5-3-3)? PDF資料下載
參數(shù)資料
| 型號： | HYB25D256400BT-6 |
| 英文描述： | ?256Mbit (64Mx4) DDR333 (2.5-3-3)? |
| 中文描述： | ？的256Mbit（64Mx4）DDR333內(nèi)存（2.5-3-3）？ |
| 文件頁數(shù)： | 61/76頁 |
| 文件大?。?/td> | 1218K |
| 代理商： | HYB25D256400BT-6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁當(dāng)前第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
2002-05-06
Page 61 of 76
HYB25D128400/800/160AT(L)
128-Mbit Double Data Rate SDRAM
Electrical Characteristics & AC Timing for DDR266 - Applicable Specifications
Expressed in Clock Cycles
(0
°
C
≤
T
A
≤
70
°
C
;
V
DDQ
= 2.5V
±
0.2V; V
DD
= 2.5V
±
0.2V, See AC
Characteristics)
Symbol
Parameter
DD266A
@
CL=2
Units
N
otes
Min
Max
t
MRD
Mode register set command cycle time
2
t
CK
1-5
t
W
PR
E
W
rite preamble
0.25
t
CK
1-5
t
RAS
Active to Precharge command
6
16000
t
CK
1-5
t
RC
Active to Active/Auto-refresh command period
9
t
CK
1-5
t
RFC
Auto-refresh to Active/Auto-refresh
command period
10
t
CK
1-5
t
RCD
Active to Read or
W
rite delay
3
t
CK
1-5
t
RP
Precharge command period
3
t
CK
1-5
t
RRD
Active bank A to Active bank B command
2
t
CK
1-5
t
W
R
W
rite recovery time
2
t
CK
1-5
t
DAL
Auto precharge write recovery
+
precharge time
5
t
CK
1-5
t
W
TR
Internal write to read command delay
1
t
CK
1-5
t
X
S
N
R
E
xit self-refresh to non-read command
10
t
CK
1-5
t
X
SRD
E
xit self-refresh to read command
200
t
CK
1-5
1. Input slew rate = 1V/ns
2. The CK/CK input reference level (for timing reference to CK/CK) is the point at which CK and CK cross: the input reference level for
signals other than CK/CK, is V
R
E
F.
3. Inputs are not recognized as valid until V
R
E
F
stabilizes.
4. The Output timing reference level, as measured at the timing reference point indicated in AC Characteristics (
N
ote 3) is V
TT
.
5. t
HZ
and t
L
Z
transitions occur in the same access time windows as valid data transitions. These parameters are not referred to a spe-
cific voltage level, but specify when the device is no longer driving (
HZ
), or begins driving (L
Z
).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB25D256400BT-7 | ?256Mbit (64Mx4) DDR266A (2-3-3)? |
| HYB25D256400BT-8 | ?256Mbit (64Mx4) DDR200 (2-2-2)? |
| HYB25D256400T-7 | DDR Synchronous DRAM |
| HYB25D256400T-7.5 | DDR Synchronous DRAM |
| HYB25D256400T-8 | DDR Synchronous DRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D256400BT-7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?256Mbit (64Mx4) DDR266A (2-3-3)? |
| HYB25D256400BT-7F | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
| HYB25D256400BT-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?256Mbit (64Mx4) DDR200 (2-2-2)? |
| HYB25D256400BTL-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256-Mbit Double Data Rate SDRAM, Die Rev. B |
| HYB25D256400BTL-7 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。