- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97936 > EZ80L92AZ050SC Microprocessor PDF資料下載
參數(shù)資料
| 型號： | EZ80L92AZ050SC |
| 元件分類： | 微處理器 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 66/237頁 |
| 文件大?。?/td> | 2591K |
| 代理商： | EZ80L92AZ050SC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁
eZ80L92
eZ80 Webserver-i Product Specification
PS013004-1002
PRELIMINARY
I2C Serial I/O Interface
146
I2C goes from MASTER mode to SLAVE TRANSMIT mode when arbitration is
lost during the transmission of an address, and the slave address and READ bit
are received. This action is represented by the status code B0h in the I2C_SR
register.
The data byte to be transmitted is loaded into the I2C_DR register and the IFLG
bit cleared. After the I2C transmits the byte and receives an acknowledge, the
IFLG bit is set and the I2C_SR register contains B8h. When the final byte to be
transmitted is loaded into the I2C_DR register, the AAK bit is cleared when the
IFLG is cleared. After the final byte is transmitted, the IFLG is set and the I2C_SR
register contains C8h and the I2C returns to the idle state. The AAK bit must be set
to 1 before reentering SLAVE mode.
If no acknowledge is received after transmitting a byte, the IFLG is set and the
I2C_SR register contains C0h. The I2C then returns to the idle state.
If a STOP condition is detected after an acknowledge bit, the I2C returns to the
idle state.
Slave Receive
In SLAVE RECEIVE mode, a number of data bytes are received from a master
transmitter.
The I2C enters SLAVE RECEIVE mode when it receives its own slave address
and a WRITE bit (lsb = 0) after a START condition. The I2C transmits an acknowl-
edge bit and sets the IFLG bit in the I2C_CTL register and the I2C_SR register
contains the status code 60h. The I2C also enters SLAVE RECEIVE mode when it
receives the general call address 00h (if the GCE bit in the I2C_SAR register is
set). The status code is then 70h.
When the I2C contains a 10-bit slave address (signified by F0h–F7h in the
I2C_SAR register), it transmits an acknowledge after the first address byte
is received but no interrupt is generated. IFLG is not set and the status
does not change. The I2C generates an interrupt only after the second
address byte is received. The I2C sets the IFLG bit and loads the status
code as described above.
I2C goes from MASTER mode to SLAVE RECEIVE mode when arbitration is lost
during the transmission of an address, and the slave address and WRITE bit (or
the general call address if the CGE bit in the I2C_SAR register is set to 1) are
received. The status code in the I2C_SR register is 68h if the slave address is
received or 78h if the general call address is received. The IFLG bit must be
cleared to 0 to allow data transfer to continue.
If the AAK bit in the I2C_CTL register is set to 1 then an acknowledge bit (Low
level on SDA) is transmitted and the IFLG bit is set after each byte is received.
The I2C_SR register contains the status code 80h or 90h if SLAVE RECEIVE
Note:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FAM-30X1S-T7 | FIBER OPTIC TRANSCEIVER, 1290-1330nm, 10000Mbps(Tx), 10000Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T40 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T65 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T80 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X2S-T80H | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 9953.2Mbps(Tx), 9953.2Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EZ80L92AZ050SC00TR | 功能描述:IC EZ80 MPU 100LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:eZ80® Acclaim!® 標(biāo)準(zhǔn)包裝:250 系列:80C 核心處理器:8051 芯體尺寸:8-位 速度:16MHz 連通性:EBI/EMI，I²C，UART/USART 外圍設(shè)備:POR，PWM，WDT 輸入/輸出數(shù):40 程序存儲(chǔ)器容量:- 程序存儲(chǔ)器類型:ROMless EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-LCC（J 形引線） 包裝:帶卷 (TR) |
| EZ80L92AZ050SG | 功能描述:8位微控制器 -MCU 50MHz 64Kb Flash RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| EZ80L92MCU | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:eZ80Acclaim Flash Microcontrollers |
| EZ80SFP0100ZPR | 功能描述:開發(fā)板和工具包 - 其他處理器 Ez80acclaim! SMART FLASH PROGRAMMER (Free download on www.zilog.com) RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓: |
| EZ81 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:DOUBLE ANODE RECTIFYING TUBE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。