- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97936 > EZ80L92AZ050SC Microprocessor PDF資料下載
參數(shù)資料
| 型號： | EZ80L92AZ050SC |
| 元件分類： | 微處理器 |
| 英文描述： | Microprocessor |
| 中文描述： | 微處理器 |
| 文件頁數(shù)： | 22/237頁 |
| 文件大?。?/td> | 2591K |
| 代理商： | EZ80L92AZ050SC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁
eZ80L92
eZ80 Webserver-i Product Specification
PS013004-1002
PRELIMINARY Universal Asynchronous Receiver/Transmit-
106
programmed in the UARTx_LCTL register. The FIFO configuration is determined
and the receive trigger levels are set in the UARTx_FCTL register. The status reg-
isters, UARTx_LSR and UARTx_MSR, are read, and ensure that none of the
interrupt sources are active. The interrupts are enabled (except for the transmit
interrupt) and the application is ready to use the module for transmission/recep-
tion.
Data Transfers—Transmit. To transmit data, the application enables the transmit
interrupt. An interrupt is immediately expected in response. The application reads
the UARTx_IIR register and determines that the interrupt occurs due to an empty
UARTx_THR register. When the application determines this occurrence, the appli-
cation writes the transmit data bytes to the UARTx_THR register. The number of
bytes that the application writes depends on whether or not the FIFO is enabled. If
the FIFO is enabled, the application can write 16 bytes at a time. If not, the appli-
cation can write one byte at a time. As a result of the first write, the interrupt is
deactivated. The processor then waits for the next interrupt. When the interrupt is
raised by the UART module, the processor repeats the same process until it
exhausts all of the data for transmission.
To control and check the modem status, the application sets up the modem by
writing to the UARTx_MCTL register and reading the UARTx_MCTL register
before starting the process mentioned above.
Data Transfers—Receive. The receiver is always enabled, and it continually
checks for the start bit on the RxD input signal. When an interrupt is raised by the
UART module, the application reads the UARTx_IIR register and determines the
cause for the interrupt. If the cause is a line status interrupt, the application reads
the UARTx_LSR register, reads the data byte and then can discard the byte or
take other appropriate action. If the interrupt is caused by a receive-data-ready
condition, the application alternately reads the UARTx_LSR and UARTx_RBR
registers and removes all of the received data bytes. It reads the UARTx_LSR
register before reading the UARTx_RBR register to determine that there is no
error in the received data.
To control and check modem status, the application sets up the modem by writing
to the UARTx_MCTL register and reading the UARTx_MSR register before start-
ing the process mentioned above.
Poll Mode Transfers. When interrupts are disabled, all data transfers are referred
to as poll mode transfers. In poll mode transfers, the application must continually
poll the UARTx_LSR register to transmit or receive data without enabling the
interrupts. The same holds true for the UARTx_MSR register. If the interrupts are
not enabled, the data in the UARTx_IIR register cannot be used to determine the
cause of interrupt.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FAM-30X1S-T7 | FIBER OPTIC TRANSCEIVER, 1290-1330nm, 10000Mbps(Tx), 10000Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T40 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T65 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X1S-T80 | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 10331.1Mbps(Tx), 10331.1Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
| FAM-50X2S-T80H | FIBER OPTIC TRANSCEIVER, TRANSPONDER, 1530-1565nm, 9953.2Mbps(Tx), 9953.2Mbps(Rx), PANEL MOUNT, SC CONNECTOR |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EZ80L92AZ050SC00TR | 功能描述:IC EZ80 MPU 100LQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:eZ80® Acclaim!® 標(biāo)準(zhǔn)包裝:250 系列:80C 核心處理器:8051 芯體尺寸:8-位 速度:16MHz 連通性:EBI/EMI，I²C，UART/USART 外圍設(shè)備:POR，PWM，WDT 輸入/輸出數(shù):40 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:256 x 8 電壓 - 電源 (Vcc/Vdd):4.5 V ~ 5.5 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:68-LCC（J 形引線） 包裝:帶卷 (TR) |
| EZ80L92AZ050SG | 功能描述:8位微控制器 -MCU 50MHz 64Kb Flash RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| EZ80L92MCU | 制造商:ZILOG 制造商全稱:ZILOG 功能描述:eZ80Acclaim Flash Microcontrollers |
| EZ80SFP0100ZPR | 功能描述:開發(fā)板和工具包 - 其他處理器 Ez80acclaim! SMART FLASH PROGRAMMER (Free download on www.zilog.com) RoHS:否 制造商:Freescale Semiconductor 產(chǎn)品:Development Systems 工具用于評估:P3041 核心:e500mc 接口類型:I2C, SPI, USB 工作電源電壓: |
| EZ81 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:DOUBLE ANODE RECTIFYING TUBE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。